一种工作于42~60GHz的CMOS全集成正交注入锁定分频器的制作方法

本发明属于毫米波集成电路设计的
技术领域：
，涉及一种工作于42～60ghz的cmos全集成正交注入锁定分频器，可用于5g毫米波收发机系统。
背景技术：
：根据香农定理，传输信道的最大传输速率即所谓的信道容量c与信道的传输带宽bw以及信号链路的信噪比snr有关，其关系式如下：c＝bw·log2(1+snr)(1)可见在信噪比snr一定的前提下，增大带宽可以有效提高信道的传输速率。相对于传统低频波段，毫米波频段(30～300ghz)的无线通信由于其丰富的频谱资源，能够实现更高速率的传输。美国联邦通信委员会(fcc)为高速无线通信分配的若干毫米波频带，其中60ghz频段(59ghz～64ghz)的5ghz带宽是用于工业、科研以及医疗领域的应用，它是免授权的；24ghz频(22ghz～29ghz)和77ghz频段(76ghz～77ghz)主要用作汽车雷达；71ghz～76ghz、81ghz～86ghz和92ghz～96ghz用于点对点的高速无线通信。同时，于2018年在5g和未来网络战略研讨会上正式颁布了《5g毫米波规划建议白皮书》，其中提出具体的毫米波5g通信频段为24.25ghz～27.5ghz、31.8ghz～33.4ghz、37ghz～42.5ghz、71ghz～76ghz和81ghz～86ghz。随着cmos工艺特征尺寸的减小，其特征频率ft和单位增益频率fmax逐渐变大，使得硅基cmos工艺设计毫米波集成电路成为可能，尽管硅基工艺在噪声、速度和增益方面的性能不如iii-v族化合物半导体工艺，但是cmos工艺集成度高、成本低、容易实现大规模部署，满足消费市场的需求，近些年来，越来越多的毫米波集成电路使用cmos工艺。技术实现要素：本发明的目的是提出一种基于55nmrfcmos工艺技术，工作频段为42～60ghz的全集成正交注入锁定分频器。实现本发明目的的具体技术方案是：一种工作于42～60ghz的cmos全集成正交注入锁定分频器，电路结构由两个注入锁定分频器模块组成，采用谐振腔差分互补注入形式提高注入锁定分频器注入效率从而扩大其分频范围，其具体形式为：正交注入锁定分频器包括两个结构相同的注入锁定分频器模块，分别为模块a和模块b，差分信号输入端vinjp分别与模块a中第一晶体管m1的栅极以及模块b中第四晶体管m4的栅极相连，差分信号输入端vinjn分别与模块a中第二晶体管m2的栅极以及模块b中第三晶体管m3的栅极相连；第一晶体管m1的栅极与第一电阻r1的一端相接，第一电阻r1另一端与第一偏置控制电压vbias1相连，第三晶体管m3的栅极与第三电阻r3的一端相接，第三电阻r3的另一端与第一偏置控制电压vbias1相连；第二晶体管m2的栅极与第二电阻r2的一端相接，第二电阻r2的另一端与第二偏置控制电压vbias2相连，第四晶体管m4的栅极与第四电阻r4的一端相接，第四电阻r4的另一端与第二偏置控制电压vbias2相连；第一晶体管m1的漏极与第二晶体管m2的漏极均与第一输出端vin相接，第一晶体管m1的源极与第二晶体管m2的源极均与第二输出端vip相接；第五晶体管m5的栅极与第二输出端vip相接，第五晶体管m5的漏极与第一输出端vin相接，第六晶体管m6的栅极与第一输出端vin相接，第六晶体管m6的漏极与第二输出端vip相接；第五晶体管m5的源级与第六晶体管m6的源级相接，共同接在第五电阻r5的一端，第五电阻r5的另一端接地；第三晶体管m3的源极与第四晶体管m4的源极均与第三输出端vqn相接，第三晶体管m3的漏极与第四晶体管m4的漏极均与第四输出端vqp相接；第七晶体管m7的栅极与第四输出端vqp相接，第七晶体管m7的漏极与第三输出端vqn相接，第八晶体管m8的栅极与第三输出端vqn相接，第八晶体管m8的漏极与第四输出端vqp相接；第七晶体管m7的源级与第八晶体管m8的源级相接，共同接在第六电阻r6的一端，第六电阻r6的另一端接地；变容管阵列1的一端与第一输出端vin相接，变容管阵列1的另一端与第二输出端vip相接；主级电感l1的一端与第一输出端vin相接，主级电感l1的另一端与第二输出端vip相接，主级电感l1的几何中心位置与电源电压vdd相接；次级电感l2的一端与第九晶体管m9的漏极相接，次级电感l2的另一端与第九晶体管m9的源极相接，次级电感l2的几何中心位置接地，第九晶体管m9的栅极接数字电平vswl；变容管阵列2的一端与第三输出端vqn相接，变容管阵列2的另一端与第四输出端vqp相接；主级电感l3的一端与第三输出端vqn相接，主级电感l3的另一端与第四输出端vqp相接，主级电感l3的几何中心位置与电源电压vdd相接；次级电感l4的一端与第十晶体管m10的漏极相接，次级电感l4的另一端与第十晶体管m10的源极相接，次级电感l4的几何中心位置接地，第十晶体管m10的栅极接数字电平vswl。本发明的优点在于：差分互补注入方法本发明采用差分互补注入方法，即采用nmos晶体管(m1和m3)谐振腔注入的同时使用pmos晶体管(m2和m4)注入，相比于只采用nmos晶体管注入信号，差分互补注入结构的分频范围提高了32.1％。附图说明图1为本发明电路图。具体实施方式以下结合附图及实施例对本发明进行详细描述。实施例参阅图1，通过对mosfet仿真结果的比较总结，得出了mosfet的最佳静态工作点，在晶体管的栅源之间的电压为0.93v的条件下得到最大ft的电流密度为0.45ma/μm，将尾电阻第五电阻r5以及第六电阻r6的阻值设置为9欧姆。根据最优偏置电压设置第一晶体管m1、第二晶体管m2的尺寸，将单个器件长度设置为60nm。根据能维持电路振荡的最低的跨导值来确定第五晶体管m5、第六晶体管m6的尺寸。第三晶体管m3的尺寸与第一晶体管m1的尺寸相同，第四晶体管m4的尺寸与第二晶体管m2的尺寸相同。第七晶体管m7的尺寸与第五晶体管m5的尺寸相同，第八晶体m8的尺寸与第六晶体管m6的尺寸相同。第一电阻r1的电阻阻值取值尽可能大，设置为30千欧姆，第二电阻r2、第三电阻r3、第四电阻r4的阻值与第一电阻r1的阻值选取的相同。本实施例所有器件尺寸见表1。表1器件名尺寸器件名尺寸m10.06μm*1μm*6r130kωm20.06μm*1μm*6r230kωm30.06μm*1μm*6r330kωm40.06μm*1μm*6r430kωm50.06μm*1μm*40r59ωm60.06μm*1μm*40r69ωm70.06μm*1μm*40sctl190ph，120phm80.06μm*1μm*40sctl290ph，120phm90.06μm*5.5μm*76m100.06μm*5.5μm*76当前第1页12