基于线性频率调制连续波形的多路相参频率合成电路的制作方法

本发明属于频率合成技术领域，更为具体地讲，涉及一种基于线性频率调制连续波形的多路相参频率合成电路。

背景技术：

线性频率调制连续波形技术是指通过在时域上对一个信号增加一固定时延的方式来达到线性改变信号频率的目的，对于同一个输入基准频率而言，可以通过施加不同的时延值来产生多路不同频率信号，这对于需要多种不同频率分量信号的雷达应用来说，是非常好的一个优点。

而直接数字频率合成技术因其近乎全数字化的频率合成技术，在频率合成指标上有得天独厚的优势，如，优良的相位噪声性能，输出不同频率信号之间的相位连续性，极高的频率分量，这都使得直接数字频率合成技术在实际使用中大受欢迎。

在雷达信号源的实际应用中，产生多路信号需要用到大量模拟器件，如锁相环、压控振荡器，从而导致了系统的一些性能指标下恶化，若全部独立采用直接数字频率合成技术，则成本太高，将线性频率调制连续波形技术与直接数字频率合成技术结合，只需生成单路频率信号，其余均可利用线性频率调制连续波形技术中时间与频率的关系，通过引入一确定的时延，得到其他多路信号，这样既能解决多路信号生成的问题，又能简化信号源的生产生结构，节省成本，同时还能继承直接数字频率合成技术的优良性能，也能让多路信号之间具有相位参考性。

线性频率调制连续波形多路相参频率合成电路结构的数字化，也让该结构在频率捷变过程中具有无可比拟的优势，多路频率可同时进行任意改变和切换，这为实际应用中fpga等控制芯片，控制电路频率的产生提供了便利。

技术实现要素：

本发明的目的在于克服现有技术的不足，提供一种基于线性频率调制连续波形的多路相参频率合成电路，通过数字线性调频方式来改变信号输出频率，同时解决输出信号间相位参考性的问题，且结构简单。

为实现上述发明目的，本发明一种基于线性频率调制连续波形的多路相参频率合成电路，其特征在于，包括：

频率累加器，在时钟信号clk1的驱动之下，实现对输入信号x(t)的频率累加，再将频率累加后的信号x(t)'输入至相位累加器；

相位累加器，在时钟信号clk2的驱动之下，实现对信号x(t)'的相位累加，输出相位累加后的相位值φ输入至正弦查找表；

正弦查找表，在时钟信号clk3的驱动之下，将输入的相位值φ转换为正弦值sin(φ)，并输出两路输出信号x1(t)、x2(t)，再将其中一路输出信号x1(t)输入至可调数字延时器阵列，另一路输出信号x2(t)输入至数模转换器阵列；

可调数字延时器阵列，由n-1个结构相同的可调数字延时器组成，主要用于对输入的信号进行延时，再将各自延时后的输出信号输入至下一个可调数字延时器以及对应的数模转换器；

数模转换器阵列，由n个结构相同的数模转换器组成，其中后n-1个数模转换器分别接收n-1个可调数字延时器输出的延时信号，主要作用是在时钟信号clk4的驱动之下，将输入的数字信号转换为模拟信号；

混频器阵列，由n-1个结构相同的混频器组成，主要用于将数模转换器阵列中相邻两组数模转换器输出的模拟信号进行混频，从而得到n-1路用于比较信号相位相干性的信号。

本发明的发明目的是这样实现的：

本发明一种基于线性频率调制连续波形的多路相参频率合成电路，通过可调数字延时器改变信号的时间量，进而实现对信号的线性调制，同时将单频率合成信号转化为多种频率多通道输出，相对于传统的多路频率合成电路，该电路大幅度节约了硬件成本，且其输出的多路信号具有相参性、频率可调等特点，广泛适用于各种应用对频率源的要求。

同时，本发明一种基于线性频率调制连续波形的多路相参频率合成电路还具有以下有益效果：

(1)、采用线性频率调制连续波形来改变信号输出频率，解决了单个dds不能产生多路信号的问题，同时还解决了频率间隔不可调的问题；

(2)、引入可调数字延时器，通过设置固定的延时时间，解决输出信号间相位参考性的问题，可实现输出频率的快速切换和改变；

(3)、本发明采用数字线性调频后，多路相参频率合成结构能大大简化结构，具有成本低的特点，可广泛应用于需求多路相参频率信号的现代电子与通信系统中。

附图说明

图1是本发明基于线性频率调制连续波形的多路相参频率合成电路图；

图2是基于图1所示多路相参频率合成电路的一种衍生电路图；

图3是基于图1所示多路相参频率合成电路的另一种衍生电路图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

实施例

图1是本发明基于线性频率调制连续波形的多路相参频率合成电路图。

在本实施例中，如图1所示，本发明一种基于线性频率调制连续波形的多路相参频率合成电路，包括：频率累加器、相位累加器、正弦查找表、可调数字延时器阵列、数模转换器阵列和混频器阵列。

其中，频率累加器在时钟信号clk1的驱动之下，实现对输入信号x(t)的频率累加，再将频率累加后的信号x(t)'输入至相位累加器；

在本实施例中，设输入信号x(t)的频率为f0，频率累加器的累加值为finc，那么，频率累加器累加后的频率值f为：

f＝{f0+finc·t1(mod)2^k}

其中，t1为时钟信号clk1的计数值，(mod)2^k表示对2^k取模运算，k为频率累加器的位数。

相位累加器，在时钟信号clk2的驱动之下，实现对信号x(t)'的相位累加，输出相位累加后的相位值φ输入至正弦查找表；

在本实施例中，相位累加器累加后的相位值φ为：

φ＝f·t2(mod)2^m

其中，t2为时钟信号clk2的计数值，m为相位累加器的位数。

正弦查找表，在时钟信号clk3的驱动之下，将输入的相位值φ转换为正弦值sin(φ)，并输出两路输出信号x1(t)、x2(t)，再将其中一路输出信号x1(t)输入至可调数字延时器阵列，另一路输出信号x2(t)输入至数模转换器阵列；

可调数字延时器阵列，由n-1个结构相同的可调数字延时器组成，主要用于对输入的信号进行延时，再将各自延时后的输出信号输入至下一个可调数字延时器以及对应的数模转换器；

在本实施例中，可调数字延时器延时后的频率值f^*为：

f^*＝{f0+finc·[t1(mod)2^k+l·d]}

其中，l＝1,2,…,n-1，d为可调数字延时器设定的延时数值。

数模转换器阵列，由n个结构相同的数模转换器组成，其中后n-1个数模转换器分别接收n-1个可调数字延时器输出的延时信号，主要作用是在时钟信号clk4的驱动之下，将输入的数字信号转换为模拟信号；在本实施例中，由sin(φ)转换为sin{f·t2(mod)2^m}·t4,t4为时钟信号clk4的计数值；

混频器阵列，由n-1个结构相同的混频器组成，主要用于将数模转换器阵列中相邻两组数模转换器输出的模拟信号进行混频，从而得到n-1路用于比较信号相位相干性的信号。

在本实施例中，因为频率累加器的输出信号是一个与时间成正比的线性信号，通过延时器就相当于改变了频率累加器的输出的信号的时间量，产生了新的频率累加器的输出信号f^*＝{f0+finc·[t1(mod)2^k+l*d]}，最后通过数模转换和混频后，进而改变最终输出的频率如图1所示，未经过可调数字延时器的信号而直接进行数模转换后其最终输出频率为：其中，fclk2为时钟信号clk2的频率。

将可调数字延时器阵列可以放置在频率累加器之后，衍生出图2所示的多路相参频率合成电路；或者将可调数字延时器阵列放置在相位累加器之后，衍生出图3所示的多路相参频率合成电路。

如图2所示，可调数字延时器阵列接收相位累加器输出的信号，然后进行延时，再将各自延时后的输出信号输入至下一个可调数字延时器以及对应的正弦查找表，最后再输入至对应的数模转换器；

如图3所示，可调数字延时器阵列接收频率累加器输出的信号，然后进行延时，再将各自延时后的输出信号输入至下一个可调数字延时器以及对应的相位，最后再输入至对应的正弦查找表。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。