一种高线性低谐波的射频开关电路结构的制作方法

本发明涉及射频开关技术领域，尤其涉及一种高线性低谐波的射频开关电路结构。

背景技术：

应用于智能手机的射频开关在前端模组设计中扮演着越来越重要的角色。一方面由于现代智能手机不断地追求着高速数据传输，集成了众多不同频段(gsm/edge，td-scdma/wcdma，fdd/tdd-lte)的移动通信技术；另一方面由于智能手机不断地追求着多功能性，提供了许多其他无线非蜂窝式通信服务，例如调频(fm)收音机/移动电视(mobiletv)、全球定位系统(globalpositionsystem,gps)、蓝牙(bluetooth)、无线局域网(wi-fi)和无线射频标签(rfid)等。在这些小型设备中保证支持如此多频段和工作模式的关键元件便是射频开关。衡量开关性能的参数分为小信号和大信号指标。对于小信号，插入损耗和隔离度是两个基本的指标，设计时一般尽可能地实现相对低的插入损耗和相对高的隔离度，但是两者通常相互制约，需要折中进行取舍；同时，回波损耗反映了开关端口的匹配程度。当输入功率达到非常大的程度时，功率容量和线性度将是更为关键的性能参数。

功率容量用来衡量射频开关携带射频功率的能力，也称为功率处理能力。与功率放大器不同，开关需要在负载为zl＝500hm的条件下承载由功放输出的信号功率。输入功率p-1db或者p-0.1db是一种有效表征开关功率容量的方式。当输入功率非常低时，开关的插入损耗在给定频率下近似为常数。但是，随着输入功率的增加，受到器件非线性特性的影响，功率处理能力会受到限制，插入损耗会逐渐增大。输入功率p-1db和p-0.1db的定义分别是插入损耗比线性小信号的插入损耗增加1db和0.1db时的输入功率水平。

功率容量的高低同样影响着线性度性能。当功放输出功率小于开关的p-0.1db时，开关处于线性区，输出功率如下式：

pout＝pin-il

但是，当功放的输出功率大于开关的p-0.1db时，开关处于饱和区，输出功率将变成：

pout＝pin-il-compressionloss

一般的，当信号频率增加时，插入损耗就会增加，再加上压缩损耗，那么功放的输出端损耗也会大幅增加，此时为了达到指定功率，功放需要输出更大的功率，这导致功放的线性度变差，非线性失真也会跟着加大，耗电流上升，从而衍生更多的噪声。除上述功率压缩点能衡量线性度外，谐波失真也是衡量开关线性度的一个关键参数。开关器件的非线性特性是谐波产生的主要原因。当输入一个简单的单音正弦信号，由于非线性效应的存在，开关的输出不仅包括基波信号，还会产生基波的各次谐波信号，称为谐波失真(harmonicdistortion,hd)。

二次和三次谐波的定义是输出端口在2倍和3倍基波信号频率时的信号功率水平。在无线蜂窝通信中，开关产生的谐波如果过大会影响到其他的频带，导致通话质量下降，甚至中断通话，所以二、三次谐波是很重要的线性指标。

因此，为达到功率容量和线性度等要求，目前现有的层叠链电路结构，在设置好合适的栅宽、栅长的条件下尽可能的堆叠更多的晶体管(使得n尽可能大)以保证足够大的功率容量和线性，但是更多的堆叠晶体管会导致插损恶化，面积增大等问题，因此，如何保证插入损耗和隔离度良好的情况下，有效提升功率处理能力和线性度则成为本领域中的技术难点。

技术实现要素：

本发明的目的在于提出一种高线性低谐波的射频开关电路结构，其能够在尽量不增加版图面积，保证插入损耗和隔离度良好的情况下，有效提升功率处理能力和线性度，减少谐波失真。

为达此目的，本发明采用以下技术方案：

一种高线性低谐波的射频开关电路结构，将n个场效应晶体管层叠串联，在每个场效应晶体管的体区(b)和漏区(d)之间接出一个线性电容cs，并在体区(b)和源区(s)之间接一个相同的线性电容cs。

进一步说明，所述n个场效应晶体管的层叠串联，具体为：将n个场效应晶体管的栅区(g)、体区(b)分别联在一起，第n-1个场效应晶体管的源区(s)与第n个场效应晶体管的漏区(d)相连。

进一步说明，在每个场效应晶体管的栅区(g)和体区(b)分别接出第一大电阻rg和第二大电阻rb；第一大电阻rg的一端连接场效应晶体管的栅区(g)，另一端连接于栅区电源vg；第二大电阻rb的一端连接场效应晶体管的体区(b)，另一端连接于体区电源vb；栅区电源vg和体区电源vb均为一个，栅区电源vg和体区电源vb分别为n个场效应晶体管的栅区(g)和体区提供偏置电压。

进一步说明，所述第一大电阻rg和第二大电阻rb的电阻为几至几十千欧姆。

进一步说明，每个场效应晶体管的漏区(d)和源区(s)之间接一个漏源电阻rds。

进一步说明，所述漏源电阻rds为线性漏源电阻。

进一步说明，所述线性漏源电阻rds的电阻为几至几十千欧姆。

进一步说明，所述线性电容cs的值设置为几十ff。

本发明的有益效果：通过在每一个层叠串联的场效应晶体管的漏源两端分别接出一个线性电容cs与体区相连，使该射频开关形成了高线性低谐波结构，其能够在尽量不增加版图面积(不增加堆叠晶体管)，保证插入损耗和隔离度良好的情况下，有效提升功率处理能力和线性度，减少谐波失真，实现从电路设计的根源来减少谐波失真，提高射频开关性能。

附图说明

图1是未设有线性电容的层叠链电路结构图；

图2是未设有线性电容的关断层叠链的等效电容模型图；

图3是本发明设有线性电容的单管电路结构图；

图4是本发明设有线性电容的层叠链电路结构图；

图5是本发明设有线性电容的关断层叠链的等效电容模型；

图6是本发明设有线性电容的单管等效电容模型图；

图7是未设有线性电容的射频开关电路结构的谐波仿真图；

图8是本发明设有线性电容的射频开关电路结构的谐波仿真图。

具体实施方式

下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。

一种高线性低谐波的射频开关电路结构，将n个场效应晶体管层叠串联，在每个场效应晶体管的体区(b)和漏区(d)之间接出一个线性电容cs，并在体区(b)和源区(s)之间接一个相同的线性电容cs。

进一步说明，所述n个场效应晶体管的层叠串联，具体为：将n个场效应晶体管的栅区(g)、体区(b)分别联在一起，第n-1个场效应晶体管的源区(s)与第n个场效应晶体管的漏区(d)相连。

进一步说明，在每个场效应晶体管的栅区(g)和体区(b)分别接出第一大电阻rg和第二大电阻rb；第一大电阻rg的一端连接场效应晶体管的栅区(g)，另一端连接于栅区电源vg；第二大电阻rb的一端连接场效应晶体管的体区(b)，另一端连接于体区电源vb；栅区电源vg和体区电源vb均为一个，栅区电源vg和体区电源vb分别为n个场效应晶体管的栅区(g)和体区提供偏置电压。

更优选的，所述第一大电阻rg和第二大电阻rb的电阻为几至几十千欧姆。

进一步说明，每个场效应晶体管的漏区(d)和源区(s)之间接一个漏源电阻rds。即，将漏源电阻rds的一端连接场效应晶体管的漏区(d)，另一端连接场效应晶体管的源区(s)。

更优选的，所述漏源电阻rds为线性漏源电阻。

更优选的，所述线性漏源电阻rds的电阻为几至几十千欧姆。

更优选的，所述线性电容cs的值设置为几十ff。

实施例

在射频开关设计中通过采用层叠法，将n个场效应晶体管(fet)层叠串联，提高功率容量。如图1所示，以体接触场效应晶体管(bcfet)为例，在bcfet的栅区(g)和体区(b)分别接出一个几至几十千欧姆的第一大电阻rg和第二大电阻rb，以阻止射频信号泄漏；在漏区(d)和源区(s)之间接一个几至几十千欧姆的线性漏源电阻rds，用于稳定漏、源端的直流电势；由栅区电源vg和体区电源vb分别给栅区和体区提供偏置电压；层叠串联的n个bcfet为：将n个bcfet的栅区(g)、体区(b)分别联在一起，第n-1个bcfet的源区(s)与第n个bcfet的漏区(d)相连，以防止关断状态下器件在大信号输入下被击穿或者由截止态转为导通态。然而，由于射频信号从层叠链的第一个器件到最后一个器件存在时延，且栅区(g)和体区(b)电阻无法实现理想的隔离，总的射频电压将不均匀地分布在层叠链中，导致层叠链前端的器件承受更大的交流电压摆幅信号。因此，电压摆幅不均匀分布效应越严重，功率容量越低，相应的在关断状态下层叠链的等效电容模型如图2所示，分别为栅-漏电容cgd、栅-源电容cgs、漏-体电容cdb、源-体电容csb、衬底总寄生电容cx，cov为单位面积的栅氧化层电容、w为栅宽度、cdbo和csbo是当vdb和vsb分别为0时的漏-体和源-体电容值、vdb和vsb分别为外加的直流漏-体电压、源-体电压，vdb和vsb分别为漏-体电压摆幅、源-体电压摆幅，忽略栅-体电容cgb的影响，可得单个fet的等效关断电容为：

假设每个fet的衬底损耗也相同，当开关支路刚由导通状态转为关断状态时，层叠链的所有fets等效的电容值应是相等的，这时有：

coff1＝c0ff2＝…＝coffn

但是，由于栅极、体区和衬底的隔离并不是理想的，流经层叠链各个fets的泄漏电流会逐渐递减，因此，流过各个fets的泄漏电流幅值可表示为：

|id1|>|id2|>…>|idn|

其中，idn表示流过第n个fet的交流泄漏电流。设此时层叠的所有fets的漏-源摆幅电压的相位近似相同，则有：

其中，ω是晶体管的栅宽、vdsn为第n个fet的漏-源摆幅电压。由上述公式易知，这时虽然各个fets的等效关断电容值相等，但是射频泄漏损耗引起了泄漏电流峰值在层叠链中逐渐递减的问题，使得关断层叠链上开始出现电压摆幅的不均匀分布，自上而下层叠的fets的漏-源电压幅值逐渐递减：

|vds1|＞|vds2|＞…＞|vdsn|

当fets处于截止状态时，一般有：

cdbn＝csbn

其中，cdbn、csbn、vdbn、vsbn、vdsn分别为第n个fet的漏-体电容、源-体电容、漏-体电压、源-体电压、源-漏电压。因此，自上而下层叠的fets的漏-体和源-体电压幅值将逐渐递减：

|vdb1|＞|vdb2|＞…＞|vdbn|

|vsb1|＞|vsb2|＞…＞|vsbn|

由于cdb、csb和体-漏、源-体电压成反比例关系，于是有：

cdb1＜cdb2＜…＜cdbn

csb1＜csb2＜…＜csbn

层叠的所有fets等效关断电容从开始处于相等状态到从顶端第一个至最后一个fet依次递增：

coff1＜coff2＜…＜coffn

这时，关断层叠链上开始递增的等效关断电容反过来使得层叠链顶端至底端各个fets的漏-源电压幅值差异进一步增大。经迭代反复，当电路达到稳定状态时，关断层叠链上便会出现严重的电压摆幅不均匀分布现象。

因此针对此问题，本发明通过在层叠链上每一个层叠场效应晶体管的漏端(d)和体区(b)之间、源区(s)和体区(b)之间分别接一个线性电容cs，其形成的单管电路结构、层叠链电路结构如图3、图4所示，即，在体区b和漏区d之间接出一个线性电容cs，在体区b和源区s之间接一个相同的线性电容cs，并为了在提升功率容量的情况下不影响射频开关的插入损耗和隔离度，将线性电容cs的值设置为几十ff；该层叠电路结构为n个场效应晶体管的层叠串联，此时，关断层叠链的等效电容模型如图5所示，分别为栅-漏电容cgd、栅-源电容cgs、漏-体电容cdb、源-体电容csb、线性电容cs、衬底总寄生电容cx，忽略栅-体电容cgb的影响，可得单个fet的等效关断电容为：

此时，体区支路的等效电容为：

cb＝(cdb//cs)//(csb//cs)

由于cs的并联，导致cb/coff的比值增大，而cdb/coff、csb/coff的比值减小，从而使得vdb、vsb对coff的影响减弱，使得电压摆幅不均匀的情况减弱，从而在不增加堆叠晶体管的情况下增加功率容量，改善线性。

在谐波改善方面，如图5所示，由于从体区接出两个电容cs分别连在漏源两端，使得体端b为电压摆幅的中点，平分了经过堆叠晶体管fetn的电压摆幅，使得对称性增加，二次谐波主要受器件的对称性影响，当增加外部电路使得对称性增加以后，二次谐波也因此显著改善，进而减少了谐波失真，提升线性度。

未设有线性电容和设有线性电容的电路结构的谐波仿真图如图7、图8所示，设有线性电容的电路结构的二次谐波明显低于未设有线性电容的二次谐波，由此可知，设有线性电容的电路结构能在增加很小的版图面积的基础上显著的改善线性，并且不影响其他性能指标，如插入损耗和隔离度等。

以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。