利用积分复位以支持减少数目的微分器的CIC抽取滤波器的制作方法

相关申请的交叉引用

本申请要求于2018年6月7日提交的美国临时申请专利号62/681,777的优先权权益，其公开内容通过引用并入本文。

本发明一般涉及抽取滤波器，更具体地，涉及一种改进的级联积分梳状(cic)抽取滤波器。

背景技术：

现在参考图1，其示出了常规的n级级联积分梳状(cic)抽取滤波器10的示意图。cic抽取滤波器包括相等数目的级的积分器12和微分器(或梳状器)16。在该示例中，存在n级积分器12(1)至12(n)和n级微分器16(1)至16(n)。n个积分器12(1)至12(n)与串中的(第一)积分器12(1)级串联级联连接，该(第一)积分器12(1)级具有被配置为接收输入信号in的输入(其中输入信号in是数字信号，积分器以输入数字信号的采样频率操作)。积分器12(1)的输出被耦合到串中的下一积分器12(2)级的输入，并且该连接跨所包括的积分器级的串进行重复。串中的(最后)积分器12(n)级的输出产生积分信号20，该积分信号20被施加到以抽取器14(在本领域中还被称为下采样器)的形式的速率变换器的输入。抽取器14操作以抽取积分信号20，并且产生抽取信号22。作为一个示例，抽取器14可以选择积分信号20的每个第d个样本以用于输出作为抽取信号22，以便提供d的下采样率。n个微分器16(1)至16(n)与串中的(第一)微分器16(n)级级联串联连接，该(第一)微分器16(n)级具有被配置为接收抽取信号22的输入。微分器16(n)的输出被耦合到串中的下一微分器16(n-1)级的输入，并且该连接跨所包括的微分器的串进行重复。串中的(最后)微分器16(1)级的输出产生输出信号out，该输出信号out是对输入信号in进行滤波的结果(其中输出信号out是数字信号，微分器以输出数字信号的采样频率操作)。d的下采样率实现了从输入数字信号的采样频率到输出数字信号的采样频率的速率变化。

如图2中示意性所示，每个积分器12包括加法器30，该加法器30具有被配置为接收输入信号32的第一输入和被配置为接收延迟信号34的第二输入。加法器30操作以将延迟信号34添加到输入信号32。来自加法器30的输出信号36被施加到延迟元件38的输入，延迟元件38产生延迟信号34。图2的图示是积分器12的功能的非常一般的表示。

如图3中示意性所示，每个微分器16包括减法器40，减法器40具有被配置为接收输入信号42的第一输入和被配置为接收延迟信号44的第二输入。减法器40操作以从输入信号42中减去延迟信号44并且产生输出信号46。延迟信号44在延迟元件48的输出处产生，延迟元件48的输入还接收输入信号42。图3的图示是微分器16的功能的非常一般的表示。

令xnin为在串中第一积分器12的输入处的信号，并且令n为信号x的样本的索引。xnin可以被表示为：

xnin＝x(0),x(1),x(2),…,x(n),…,x(n+k),…

令xnint为在最后积分器12(n)的输出处的积分信号20。xnint可以被表示为：

xnint＝x(0),x(0)+x(1),x(0)+x(1)+x(2),…,x(0)+x(1)+…+x(n),…

令xnd为在抽取器14的输出处的抽取信号22。抽取器14用于输出信号xnint的每个第d个样本，其将表示在n＝0,d,2d,…的样本处的积分信号20，

xnd可以被表示为：xnd＝x(0),x(d),x(2d),…

其中：

x(0)＝x(0),

x(d)＝x(0)+x(1)+…+x(d),

x(2d)＝x(0)+x(1)+…+x(2d),

等等。

令xnout为在串中的(第一)微分器16(n)的输出处的信号。xnout可以被表示为：

xnout＝x(d)-x(0),x(2d)-x(d),x(3d)-x(2d),…

这还可以被表示如下：

前述可以用图形表示，如图4所示。该示图非常一般地示出了在参考42处对于示例单调性增加的输入信号的串中的最后积分器12(n)的累积值的示例。微分器16(n)的功能是将在参考44处指示的差异部分提取为xnout＝x(k+d)-x(k)。

本领域需要减小cic抽取滤波器的尺寸和功率消耗，其中可忽略或没有相关联的性能损失(penalty)。

技术实现要素：

在一个实施例中，级联积分梳状(cic)抽取滤波器包括：串联耦合的n个积分器级；抽取器，其输入被耦合以接收从串联耦合的n级积分器输出的积分信号；n-1个微分器级，其被串联耦合，并且被配置成接收从抽取器输出的抽取信号；其中串联耦合的n个积分器级包括串联中的最后积分器级，其具有产生积分信号的输出；并且其中最后积分器级被控制为周期性地复位积分信号。

在一个实施例中，级联积分梳状(cic)抽取滤波器包括：串联耦合的n个积分器级；抽取器，其具有被耦合以接收从串联耦合的n个积分器级输出的积分信号的输入，并且被配置为周期性地输出抽取信号的样本，并且周期性地断言积分复位信号；和n-1个微分器级，其被串联耦合，并且被配置成接收从抽取器输出的抽取信号；其中，积分复位信号被施加到串联耦合的所述n个积分器级的最后积分器级，以使最后积分器级的反馈延迟元件复位到零。

在一个实施例中，方法包括：对输入数字信号的样本进行积分，以产生积分信号；抽取积分信号的样本，以产生抽取信号；对抽取信号的样本进行微分；以及周期性地复位积分信号。

附图说明

为了更好地理解实施例，现在将仅通过示例的方式参考附图，其中：

图1示出了常规的n级级联积分梳状(cic)抽取滤波器的示意图；

图2示出了图1的cic抽取滤波器内的常规积分器级的示意图；

图3示出了图1的cic抽取滤波器内的常规微分器级的示意图；

图4以图形方式图示了图1的cic抽取滤波器的操作；

图5示出了具有减少数目的微分器的改进的n级级联积分梳状(cic)抽取滤波器的示意图；

图6以图形方式图示了图5的cic抽取滤波器的操作；和

图7示出了图5的cic抽取滤波器内的最后积分器级的示意图。

具体实施方式

现在参考图5，其示出了n级级联积分梳状(cic)抽取滤波器50的示意图。虽然如图1所示的常规cic抽取滤波器10包括相同数目的积分器12和微分器(或梳状器)16，但是如图5所示的cic抽取滤波器50被实现为具有不等数目的级。更具体地，cic抽取滤波器50包括n个积分级和n-1个微分级。积分级由n个积分器52(1)至52(n)提供，微分级由n-1个微分器56(1)至56(n-1)提供。

n级积分器52(1)至52(n)与串中的(第一)积分器52(1)级联串联连接，该(第一)积分器52(1)具有被配置为接收输入信号in的输入(其中输入信号in是数字信号，积分器以输入数字信号的采样频率操作)。积分器52(1)的输出被耦合到串中的下一积分器52(2)级的输入，并且该连接跨所包括的积分器的串进行重复。串中的(最后)积分器52(n)级的输出产生积分信号60，该积分信号60被施加到以抽取器54(在本领域中还被称为下采样器)的形式的速率变换器的输入。抽取器54操作以抽取积分信号60，并且产生抽取信号62。作为一个示例，抽取器54可以选择积分信号60的每个第d个样本以用于输出作为抽取信号62，以便提供d的下采样率。n-1级微分器56(1)至56(n-1)级联串联连接，其中串中的(第一)微分器56(n-1)级具有被配置为接收抽取信号62的输入。微分器56(n-1)的输出被耦合到串中的下一微分器56(n-2)级的输入，并且该连接跨所包括的微分器的串进行重复。串中的(最后)微分器56(1)级的输出产生输出信号out，该输出信号out是对输入信号in进行滤波的结果(其中输出信号out是数字信号，微分器以输出数字信号的采样频率操作)。d的下采样率实现了从输入数字信号的采样频率到输出数字信号的采样频率的速率变化。

除了最后积分器52(n)之外，每个积分器52可以如图2中相对于积分器12示意性地示出的那样实现。图7示出了最后积分器52(n)的示意图。最后的积分器52(n)与图2的积分器12基本相同，除了延迟元件38'响应于复位信号70可复位为零。响应于复位信号70的断言，反馈延迟信号34被设置为零，因此当发生这种情况时，加法器30的输出将为零加上输入信号32。

每个微分器56可以如图3中关于微分器16示意性地示出的那样实现。

每抽取操作的d次计数，复位信号70由抽取器54产生一次。换句话说，每次抽取器54输出抽取信号62的新样本时，复位信号70被断言。响应于复位信号70的断言，最后的积分器52(n)被复位，并且从最后的积分器52(n)输出的积分信号60具有零的反馈延迟贡献。如本文中关于图7中所示类型的积分器所讨论的，复位操作的实现可以通过将与积分器52(n)的反馈回路相关联的数据寄存器复位为零来完成，因此，积分信号60的下一样本为零加上串中第(n-1)个积分器的输出。

应注意，串中的最后积分器52(n)具有非模实现，其不同于图1的cic抽取滤波器10的积分器12的模积分器操作。每个第d个样本复位最后积分器52(n)将防止发生溢出(overflow)。

令xnin为在串中第一积分器52的输入处的信号，并且令n为信号x的样本的索引。xnin可以被表示为：

xnin＝x(0),x(1),x(2),…,x(n),…,x(n+k),…

令xnint为在最后积分器52(n)的输出处的积分信号60。将记住，每d次计数，最后一次积分器52(n)被复位一次。xnint可以被表示为：

对于计数0至d，xnint＝x(0),x(0)+x(1),x(0)+x(1)+x(2),…,x(0)+x(1)+…+x(d)；

对于计数d+1至2d，xnint＝x(d+1),x(d+1)+x(d+2),x(d+1)+x(d+2)+x(d+3),…,x(d+1)+x(d+2)+…+x(2d)；

对于计数2d+1至3d；xnint＝x(2d+1),x(2d+1)+x(2d+2),x(2d+1)+x(2d+2)+x(2d+3),…,x(2d+1)+x(2d+2)+…+x(3d)；等等。

令xnd为在抽取器54的输出处的抽取信号62。抽取器54用于输出信号xnint的每个第d个样本，其将表示在n＝0，d，2d，...的样本处的积分信号20。

xnd＝x(0),x(d),x(2d),…

其中：

x(0)＝xnint(0)＝x(0),

x(d)＝xnint(d)＝x(1)+…+x(d),

x(2d)＝xnint(2d)＝x(d+1)+x(d+2)+…+x(2d),

x(3d)＝xnint(3d)＝x(2d+1)+x(2d+2)+…+x(3d),

等等。

这还可以被表示如下：

值得注意的是，该xnd输出等于来自图1的cic抽取滤波器10的第一微分器16(n)的xnout输出。

前述可以图形表示，如图6所示。该示图非常一般地示出了在参考标号72处串中的最后积分器12(n)的累积值的示例。每个第d个样本，积分操作被复位，并且积分从当前输入信号值重新开始。因此，最后的积分器12(n)输出将始终表示在连续的第d个样本之间的差异。应该记得，该差异的计算是由图1的cic抽取滤波器10的第一微分器16(n)执行的功能。由于如图5的cic抽取滤波器50提供的最后积分器12(n)的复位，消除对常规cic抽取滤波器10中的第一微分器16(n)的需要是可能的，并且这是图5的cic抽取滤波器50仅包括(n-1)个微分器56的原因。

应注意，图7中所示的示例对于仅单调上升输入信号的情况是正确的。当然，这只是许多可能性(上升、下降、混合等)中的一种，因此仅是用于说明周期性地复位最后积分器的效果的概念的示例。

图5的cic抽取滤波器50的实现提供了优于现有技术cic实现的许多优点。优点包括：a)不需要额外的数据路径；b)没有控制损失；c)电路占用更少的空间，并且在降低的功率水平操作；d)支持多种抽取率模式(即，d可以被编程为任何值而没有禁区，因为只有复位时间被改变并且电路的其余部分保持不变)；e)与现有技术的cic滤波器相比，消除了一个微分器；并且f)性能至少与现有技术的cic滤波器相同，因为系统传递函数是相同的。

在不脱离本发明的范围的情况下，图5的系统可以以任何合适的硬件、软件、固件或其组合来实现。

系统可以包括处理器和存储器，该存储器具有用于执行用于实现cic滤波操作的过程的计算机可执行指令。计算机可执行指令还可以全部或部分地被存储在与执行指令的系统分离的计算机可读介质上。计算机可读介质可以包括任何易失性或非易失性存储介质，诸如闪速存储器、压缩碟存储器等。

虽然本发明已经在附图和前面的描述中进行了详细说明和描述，但是这种说明和描述被认为是说明性或示例性的，而非限制性的；本发明不限于所公开的实施例。通过研究附图、本公开内容和所附权利要求，本领域技术人员在实践所要求保护的本发明时可以理解和实现所公开的实施例的其他变型。