一种重采样方法及装置与流程

本发明数字信号处理领域，具体涉及一种重采样方法及装置。

背景技术：

在通信系统中，中频带通采样一般采用固定速率时钟对输入中频信号直接进行采样，使变频处理的时钟与接收信号的时钟不相关。然而在基带信号处理时，又必须提取出基于最佳采样的数据流。因此需要在变频与基带处理部分之间加上码流时钟调整及相应的重新采样环节。

然而，现有技术中的重采样仅仅能提供整数倍率的内插重采样，重采样效果精度不够，效果欠佳。

技术实现要素：

有鉴于此，本发明实施例提供一种重采样方法及装置，能够解决现有技术中重采样仅仅能提供整数倍率的内插重采样，重采样效果精度不够，效果欠佳的技术问题。

一方面，本发明提供一种重采样方法，包括：根据目标采样频率与输入采样频率之比确定内插采样比率；构建累加器并进行固定增量累加，其中，所述累加器每次累加的固定增量与所述内插采样比率相关联；在所述累加器的累加结果大于预设累加阈值时，对输入数据进行一次内插运算以完成对所述输入数据的重采样。

可选的，所述构建累加器并进行固定增量累加包括：以所述目标采样频率为累加频率，以所述固定增量为步长构建所述累加器并进行累加，其中，所述固定增量等于预设整数与所述内插采样比率的比值。

可选的，所述预设整数为2的正整数次幂。

可选的，所述在所述累加器的累加结果大于预设累加阈值时，对输入数据进行一次内插运算以完成对所述输入数据的重采样包括：在所述累加器的累加结果大于所述预设累加阈值时，从多相滤波器系数矩阵中选取一列滤波系数；将所述滤波系数与所述输入数据经过的延时线滤波器相乘，以完成对所述输入数据的重采样。

可选的，从所述多相滤波器系数矩阵中选取的滤波系数的列地址为所述多项滤波器系数矩阵的总列数乘以所述累加结果与所述预设增量阈值的比值，所得之积再进行向下取整。

可选的，所述方法还包括：在所述累加器的累加结果大于预设累加阈值时，闭合所述输入数据的输入选通开通，以对下一组输入数据进行内插重采样。

另一方面，本发明还提供一种重采样装置，包括：确定单元，用于根据目标采样频率与输入采样频率之比确定内插采样比率；构建和累加单元，用于构建累加器并进行固定增量累加，其中，所述累加器每次累加的固定增量与所述确定单元确定的内插采样比率相关联；内插单元，用于在所述构建和累加单元构建的累加器的累加结果大于预设累加阈值时，对输入数据进行一次内插运算以完成对所述输入数据的重采样。

可选的，所述构建和累加单元，具体用于以所述目标采样频率为累加频率，以所述固定增量为步长构建所述累加器并进行累加，其中，所述固定增量等于预设整数与所述内插采样比率的比值。

可选的，所述内插单元包括：系数选取模块，用于在所述累加器的累加结果大于所述预设累加阈值时，从多相滤波器系数矩阵中选取一列滤波系数；乘法模块，用于将所述滤波系数与所述输入数据经过的延时线滤波器相乘，以完成对所述输入数据的重采样。

可选的，所述系数选取模块选取的滤波系数的列地址为所述多项滤波器系数矩阵的总列数乘以所述累加结果与所述预设增量阈值的比值，所得之积再进行向下取整。

本发明实施例提供的重采样方法及装置，能够根据目标采样频率与输入采样频率之比确定内插采样比率，并利用累加器将内插采样比率与内插操作的时机相结合对输入数据进行内插采样，实现了对输入采样频率任意有理数倍率的内插重采样，从而达到基带处理信号所需的最佳采样效果，也有效改善了基带数据处理效果。

附图说明

图1是本发明实施例所述的重采样方法的流程图之一；

图2是本发明实施例所述的重采样方法的流程图之二；

图3是图2所示的实施例中累加器的实现示意图；

图4是本发明实施例提供的重采样装置的示意图。

具体实施方式

为了更清楚地说明本发明实施例中的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图的内容仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本发明实施例的内容和说明书附图获得其他的附图及发明内容。

为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。需要说明的是，本发明的实施例以下述实施例为例对本发明的技术方案进行说明，但并非以此作为限制。本领域技术人员能够明了，本发明所提出的重采样方法除用于数字信号处理之外，还可以广泛应用于其他相同或相近领域中，并取得类似的技术效果。

实施例一：

图1是本实施例提供的重采样方法的流程图。参考图1，本实施例提供的重采样方法可包括：

s11，根据目标采样频率与输入采样频率之比确定内插采样比率；

s12，构建累加器并进行固定增量累加，其中，所述累加器每次累加的固定增量与所述内插采样比率相关联；

s13，在所述累加器的累加结果大于预设累加阈值时，对输入数据进行一次内插运算以完成对所述输入数据的重采样。

本发明实施例提供的重采样方法，能够根据目标采样频率与输入采样频率之比确定内插采样比率，并利用累加器将内插采样比率与内插操作的时机相结合对输入数据进行内插采样，实现了对输入采样频率任意有理数倍率的内插重采样，从而达到基带处理信号所需的最佳采样效果，也有效改善了基带数据处理效果。

具体的，在步骤s11中，输入采样频率可以为接收到的中频信号的采样频率，目标采样频率可以根据基带信号处理时对各种输入信号的采样需求确定。

可选的，在步骤s12中，构建累加器并进行固定增量累加可包括：以所述目标采样频率为累加频率，以所述固定增量为步长构建所述累加器并进行累加，其中，所述固定增量等于预设整数与所述内插采样比率的比值。例如，在本发明的一个实施例中，预设整数为c，内插采样比率为其中，fs，out为目标采样频率，fs，in为输入采样频率，则固定增量可选的，为了使内插算法的分辨效果更好，c可以取比较大的数值，并且优选为2的正整数次幂，以方便计算。

具体的，在步骤s13中，在所述累加器的累加结果大于预设累加阈值时，对输入数据进行一次内插运算以完成对所述输入数据的重采样包括：

在所述累加器的累加结果大于所述预设累加阈值时，从多相滤波器系数矩阵中选取一列滤波系数；

将所述滤波系数与所述输入数据经过的延时线滤波器相乘，以完成对所述输入数据的重采样。

实施例二

上实施例一的基础上，进一步举例说明，如图2所示，输入数据x(n)通过一系列延时线滤波器后进行输出，可以通过对延时线滤波器的滤波器系数进行调整来实现内插重采样。其中，滤波器系数可以从预先存储的多相滤波器系数矩阵中挑选。可选的，本实施例中，多相滤波器系数矩阵大小为l×r，其中，l为多相滤波器系数矩阵的列数，r为每个多相滤波器的系数个数。可选的，为使内插误差小于量化误差，应满足如下条件其中，l为量化误差，b为低通滤波器的双边带带宽，b为每个数据的位数。从多相滤波器系数矩阵中选取的滤波系数的列地址可以为所述多项滤波器系数矩阵的总列数乘以所述累加结果与所述预设增量阈值的比值，所得之积再进行向下取整，即

根据以上方法获得列地址后，可以从滤波器系数阵列中选择该列地址指向的列，并使该列系数与延时线滤波器做矩阵乘法。本实施例中，每列有6各滤波器系数，正好与延时线滤波器中的6个滤波器对应相乘。

累加器进行累加并生成相应的系数列地址的过程可如图3所示。如图3所示，以所述目标采样频率为累加频率，以所述固定增量为步长构建所述累加器并进行累加，在所述累加器的累加结果δaccum大于预设累加阈值c(即计算固定增量时用到的预设整数(c)时，闭合所述输入数据的输入选通开通，以对下一组输入数据进行内插重采样。也就是说，累加器的溢出信号nco以fs,out为频率，以δ为增量累加，当nco溢出时更新延时线滤波器序列。取多相滤波器系数矩阵列系数与延时线滤波器序列相乘累加即得输出序列y(m)。

实施例三

在上述实施例的基础上，相应的，如图4所示，本发明的还提供一种重采样装置，本发明中的一种重采样装置包括实施例一及实施例二所涉及的方法的全部方法内容的基础上，进一步阐述说明，具体本发明重采样装置包括：

确定单元41，用于根据目标采样频率与输入采样频率之比确定内插采样比率；

构建和累加单元42，用于构建累加器并进行固定增量累加，其中，所述累加器每次累加的固定增量与所述确定单元确定的内插采样比率相关联；

内插单元43，用于在所述构建和累加单元构建的累加器的累加结果大于预设累加阈值时，对输入数据进行一次内插运算以完成对所述输入数据的重采样。

本发明实施例提供的重采样装置，其确定单元41能够根据需要的目标采样频率与输入采样频率之比确定内插采样比率，构建和累加单元42以及内插单元43能够利用累加器将内插采样比率与内插运算的时机相结合对输入数据进行内插采样，实现了对输入采样频率任意有理数倍率的内插重采样，从而达到基带处理信号所需的最佳采样效果，也有效改善了基带数据处理效果。

可选的，构建和累加单元42，具体可用于以目标采样频率为累加频率，以固定增量为步长构建所述累加器并进行累加，其中，所述固定增量等于预设整数与所述内插采样比率的比值。

可选的，内插单元43可具体包括：

系数选取模块，用于在所述累加器的累加结果大于所述预设累加阈值时，从多相滤波器系数矩阵中选取一列滤波系数；

乘法模块，用于将所述滤波系数与所述输入数据经过的延时线滤波器相乘，以完成对所述输入数据的重采样。

可选的，所述系数选取模块选取的滤波系数的列地址可以为所述多项滤波器系数矩阵的总列数乘以所述累加结果与所述预设增量阈值的比值，所得之积再进行向下取整。

以上实施例提供的技术方案中的全部或部分内容可以通过软件编程或专用硬件设备实现，其中软件程序存储在可读取的存储介质中，存储介质例如：计算机中的硬盘、光盘或软盘；专用硬件设备可以是asic、fpga、soc、或具有相应电路的ipcore。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。