一种基于分时复用ASARADC的ΔΣ调制器的制作方法

本发明属于模数转换信号处理技术领域，具体涉及一种基于分时复用asaradc的δσ调制器。

背景技术：

针对中低频带宽信号的模数转换器是音频及测量等应用中的关键模块，随着cmos工艺节点的降低，特别是可穿戴和便携式设备的发展对集成芯片的功耗提出了更高的要求，更低的功耗意味着电池供电设备待机时间更久。本发明主要是针对低功耗、高精度模数转换应用，通过系统架构设计和电路设计，实现低功耗、高精度的模数转换。

δσ调制器非常适用于中低频信号的处理，且能达到很高的精度(高的snr)，δσ调制器主要分为连续型和离散型，其中离散型对工艺匹配及电路要求不高，很适合处理中低频带宽的信号。但是，离散型δσ调制器面临的问题是，由于δσ调制器环路中的积分器需要在规定的积分周期中达到需要的建立精度，所以功耗较大，特别是当积分器的输出摆幅较大和等效负载电容较大时，积分器就需要输出更大的电流来完成建立。

因此，在本发明中通过降低积分器的输出摆幅来降低功耗。

技术实现要素：

本发明提供了一种基于分时复用asaradc的δσ调制器，其系统架构包括δσ调制器模块、asar1功能模块、asar2功能模块；所述asar1功能模块设置于δσ调制器模块的输入端；所述asar2功能模块设置于δσ调制器模块环路中，实现多位量化的功能。

所述asar1功能模块的输入端与δσ调制器模块的信号输入端vi电连接，所述asar1功能模块的输出端输出数字信号d1。

所述asar2功能模块的输入端与δσ调制器模块的信号输出端vo电连接，所述asar2功能模块的输出端输出数字信号d2。

所述asar1功能模块的输出端还输出量化噪声e1。

所述asar2功能模块的输出端还输出量化噪声e2。

所述asar1功能模块和asar2功能模块由同一个asar电路模块通过分时复用来实现。

所述asaradc电路是异步逐次逼近型模数转换电路。

本发明的有益效果：本发明提供的这种基于分时复用asaradc的δσ调制器，在系统架构设计方面，通过asaradc处理输入信号，并把量化噪声作为δσ调制器的输入信号，可降低积分器的输出摆幅；δσ调制器环路中使用asaradc进行多位量化，同样可降低积分器的输出摆幅；同时δσ调制器的架构为前馈结构，环路中只有量化噪声分量，没有δσ调制器输入信号分量，因此，积分器的输出摆幅很低。在电路实现方面，通过一个asaradc的分时复用完成asar1和asar2的功能，节省功耗和面积。

以下将结合附图对本发明做进一步详细说明。

附图说明

图1是基于分时复用asaradc的δσ调制器的系统示意图。

图2是基于分时复用asaradc的δσ调制器的电路示意图。

图3是基于分时复用asaradc的δσ调制器的时序图。

图4是基于分时复用asaradc的δσ调制器的asaradc电路示意图。

图5是基于分时复用asaradc的δσ调制器的积分器电路示意图。

具体实施方式

为进一步阐述本发明达成预定目的所采取的技术手段及功效，以下结合附图及实施例对本发明的具体实施方式、结构特征及其功效，详细说明如下。

实施例1

本实施例提供一种如图1、图2所示的基于分时复用asaradc的δσ调制器，包括δσ调制器模块、asar1功能模块、asar2功能模块；所述asar1功能模块设置于δσ调制器模块的输入端；所述asar2功能模块设置于δσ调制器的环路中；δσ调制器模块和asar1功能模块及asar2功能模块结合，降低积分器的输出摆幅，从而降低对积分器信号建立的要求，进而降低功耗；基于分时复用，由一个asaradc电路模块实现asar1和asar2的功能，且asaradc电路的功耗低，并且在深亚微米工艺下asar电路的工作速度较快。使用asaradc电路作为δσ调制器的量化器，可在低功耗下实现多位量化的功能；asar1功能模块和asar2功能模块为多位量化器，由同一个asaradc电路模块实现，本实施例中，asaradc电路模块为3-bit异步逐次逼近型adc。

所述asar1功能模块的输入端与δσ调制器模块的输入端vi电连接，所述asar2功能模块的输出端输出数字信号d1。

所述asar2功能模块的输入端与δσ调制器模块的信号输出端vo电连接，所述asar2电路模块的输出端输出数字信号d2。

所述asar1功能模块的输出端还输出量化噪声e1。

所述asar2功能模块的输出端还输出量化噪声e2。

如图3所示的时序图，asar1功能模块工作在ph2相，asar2功能模块工作在ph1相，由于asar1功能模块和asar2功能模块可以工作在不同的时钟相，所以asar1功能模块和asar2功能模块可通过分时复用，采用同一个asaradc电路实现asar1功能模块和asar2功能模块，节省功耗和电路面积，这也是本专利的主要内容之一。

如图4所示为asaradc电路结构，实现asar1功能模块和asar2功能模块的分时复用，具体的描述如下：

如图5所示为δσ调制器模块第一个积分器的电路结构，cs1为dac1中的反馈电容，cs2为dac2中的反馈电容，其中ci为积分电容。在ph1相(也称为采样相)也就是φ1相时，输入信号被采样到cs1，同时cs2进行电荷清零操作；在ph2相(也称为积分相)也就是φ2相时，v1和v2信号通过cs1和cs2反馈到ota的输入端，至此完成一个周期的操作。

asar1功能模块和asar2功能模块在整体系统中的具体内容：asar1功能模块采样输入信号vi，经过转换后提取出量化噪声e1和生成3-bit的数字信号d1，量化噪声e1通过前馈支路注入到δσ调制器环路中，数字信号d1通过dac1(由开关电容组成的反馈电路)也就是图5中的cs1反馈到第一个积分器；asar2功能模块对加法器的输出vo进行采样，转换后输出量化噪声e2和3-bit的数字信号d2，量化噪声e2通过噪声耦合技术耦合到δσ调制器环路，数字信号d2通过dac2也就是图5中的cs2反馈到第一个积分器，具体的分时复用操作如下。

asar电路模块是3-bit异步逐次逼近型adc，采用全差分结构。asar电路在ph2相实现asar1功能模块的工作。首先在ph2时钟相，clks1为高电平，也就是asar1功能模块的采样时钟打开，其采样开关闭合，cmsb、cmsb-1、cmsb-2及clsb1的下极板都接到共模电平(vcm)，上极板采样输入信号vip和vin，vip和vin就是系统架构中的输入信号vi。asar1功能模块采样完成后，通过比较器进行比较，逻辑控制模块判断比较器的比较结果，进而控制电容开关逻辑模块，对cmsb、cmsb-1、cmsb-2下极板进行开关切换，切换到电源电压、vcm或地电压，经过三次比较和切换完成asar1功能模块的模数转换工作。完成转换后，e1的电荷被采样到clsb1，此时，断开clk1开关，闭合clka1开关，从而把电容clsb1的上极板接入加法器的输入端va；同时逻辑控制模块输出d1，至此asar电路模块在ph2相完成了asar1功能模块的工作。

asar电路在ph1相实现asar2功能模块的工作。在ph1相，clks2为高电平，也就是asar2功能模块的采样时钟打开，其采样开关闭合，cmsb、cmsb-1、cmsb-2及clsb2的下极板都接到共模电平(vcm)，上极板采样加法器的输出信号vo。完成采样后，采样开关断开，比较器比较电压vp和vn，逻辑控制模块判断比较器的输出，进而控制cmsb、cmsb-1、cmsb-2的下极板进行开关切换，切换到电源电压、vcm或地电压，经过三次比较和切换后完成asar2功能模块的模数转换工作。完成转换后，e2的电荷被采样到clsb2，此时，断开clk2开关，闭合clka2开关，从而把电容clsb2的上极板接入加法器的输入端va；同时逻辑控制模块输出d2，至此asar电路模块在ph1相完成了asar2功能模块的工作。

综上所述，本实施例提供的这种基于分时复用asaradc的δσ调制器，通过asaradc处理输入信号，并把量化噪声作为δσ调制器的输入信号，可降低积分器的输出摆幅；δσ调制器环路中使用asaradc进行多位量化，同样可降低积分器的输出摆幅；同时δσ调制器的架构为前馈结构，环路中只有量化噪声分量，没有δσ调制器输入信号分量，因此，积分器的输出摆幅也可以降低。以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。