低输入信号串扰多路时分复用SARADC电路系统的制作方法

本发明涉及低输入信号串扰领域，尤其涉及一种低输入信号串扰多路时分复用saradc电路系统。

背景技术：

加速度计是一种测量加速度的惯性传感器，广泛运用在航天器导航、导弹制导、汽车自动驾驶等领域。模数转换器(adc)是一种将模拟信号转换成数字信号的器件，在加速度计中发挥着非常关键的作用。三维加速度计通常使用三个模数转换器(adc)分别对各维度的加速度信号进行采样，然后转换成数字信号。由于采用三个adc会增加芯片设计面积，不利于三维加速度计的集成，因此使用一个adc在不同时间段分别对三个维度的加速度信号进行采样能节省芯片面积。然而三个维度的加速度信号在adc输入端存在串扰，如果在设计中没有考虑就会使得输出信号不正确。

技术实现要素：

本发明针对多路时分复用adc在信号输入端发生串扰的问题，发明了一种应用于三维加速度计的低输入信号串扰多路时分复用saradc电路系统。该电路系统包含专有多输入串扰模型电路，单端转双端电路，逐次逼近型模数转换器saradc，锁存器latch_a、latch_b、latch_c和时序控制电路；

其中，所述专有多输入串扰模型电路包含电容c1、c2、c3、ct1、ct2、ck1、ck2、ck3、ck4、ck5和ck6，电阻r1、r2、r3、rl1、rl2与rl3，采样开关s1、s2与s3；

其中电容c1是信号输入端vina与地之间的寄生电容，电容c2是信号输入端vinb与地之间的寄生电容，电容c3是信号输入端vinc与地之间的寄生电容；

电阻r1是信号输入端与地之间的寄生漏电阻，电阻r2是信号输入端与地之间的寄生漏电阻，电阻r3是信号输入端与地之间的寄生漏电阻；

电容ct1是信号输入端vina与信号输入端vinb之间的寄生串扰电容，电容ct2是信号输入端vinb与信号输入端vinc之间的寄生串扰电容；

电阻rl1是信号输入端vina的寄生导线电阻，电阻rl2是信号输入端vinb的寄生导线电阻，电阻rl3是信号输入端vinc的寄生导线电阻；

电容ck1是采样开关s1的一端与地之间的寄生电容，电容ck2是采样开关s1的另一端与地之间的寄生电容，电容ck3是采样开关s2的一端与地之间的寄生电容，电容ck4是采样开关s2的另一端与地之间的寄生电容，电容ck5是采样开关s3的一端与地之间的寄生电容，电容ck6是采样开关s3的另一端与地之间的寄生电容；

采样开关s1、采样开关s2和采样开关s3不能同时闭合；信号clk1控制采样开关s1的导通状态，信号clk2控制采样开关s2的导通状态，信号clk3控制采样开关s3的导通状态；

专有多输入串扰模型电路的信号输入端vina连接电容c1的一端、电阻r1的一端、电容ct1的一端和电阻rl1的一端，电容c1的另一端连接地，电阻r1的另一端连接地。信号输入端vinb连接电容c2的一端、电阻r2的一端、电容ct1的另一端、电容ct2的一端和电阻rl2的一端，电容c2的另一端连接地，电阻r2的另一端连接地；信号输入端vinc连接电容c3的一端、电阻r3的一端、电容ct2的另一端和电阻rl3的一端，电容c3的另一端连接地，电阻r3的另一端连接地；

电阻rl1的另一端连接电容ck1的一端和采样开关s1的一端，电容ck1的另一端连接地；电阻rl2的另一端连接电容ck3的一端和采样开关s2的一端，电容ck3的另一端连接地；电阻rl3的另一端连接电容ck5的一端和采样开关s3的一端，电容ck5的另一端连接地；采样开关s1的另一端连接电容ck2的一端、电容ck4的一端、采样开关s2的另一端、电容ck6的一端、采样开关s3的另一端和单端转双端电路的输入端，也即专有多输入串扰模型电路的输出端，电容ck2的另一端连接地，电容ck4的另一端连接地，电容ck6的另一端连接地；

所述时序控制电路输出信号clk1，信号clk2，信号clk3，信号clock_adc，信号c_latch_a，信号c_latch_b和信号c_latch_c；其中信号clk1控制采样开关s1的导通状态，信号clk2控制采样开关s2的导通状态，信号clk3控制采样开关s3的导通状态；信号clock_adc是saradc的系统时钟；信号c_latch_a控制锁存器latch_a，信号c_latch_b控制锁存器latch_b，信号c_latch_c控制锁存器latch_c。

本发明为一种低输入信号串扰多路时分复用逐次逼近型模数转换器(successiveapproximationregisteradc，saradc)电路系统。在saradc输入端加上专有多输入串扰模型电路，抑制输入端之间的串扰信号对采样信号的干扰，提高了saradc输出信号的准确度。与使用三个adc来实现三维数字加速度相比，本发明的优点：

(1)使用一个adc设计提高了三维加速度的集成度，减小芯片的面积。

(2)多路时分复用saradc采用专有的多输入串扰模型电路，解决了多路采样信号在输入端发生串扰的问题。

(3)采用全差分结构设计多路时分复用saradc，降低了输入共模噪声对saradc电路的干扰。

附图说明

图1为本发明低输入信号串扰多路时分复用saradc电路系统结构图

图2为本发明的控制信号时序图

图3为本发明的三路信号转换成数字信号的仿真结果图

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。

如图1所示，本发明为一种低输入信号串扰多路时分复用逐次逼近型模数转换器(successiveapproximationregisteradc，saradc)电路系统。在saradc输入端加上专有多输入串扰模型电路，抑制输入端之间的串扰信号对采样信号的干扰，提高了saradc输出信号的准确度。

该低输入信号串扰多路时分复用saradc电路系统的结构包含【专有多输入串扰模型电路】，【单端转双端电路】，逐次逼近型模数转换器【saradc】，锁存器【latch_a】、【latch_b】、【latch_c】和【时序控制电路】。

其中，【专有多输入串扰模型电路】包含电容【c1】、【c2】、【c3】、【ct1】、【ct2】、【ck1】、【ck2】、【ck3】、【ck4】、【ck5】和【ck6】，电阻【r1】、【r2】、【r3】、【rl1】、【rl2】与【rl3】，采样开关【s1】、【s2】与【s3】(可以用mosfet等来实现)。其中电容【c1】是信号输入端【vina】与地之间的寄生电容，电容【c2】是信号输入端【vinb】与地之间的寄生电容，电容【c3】是信号输入端【vinc】与地之间的寄生电容。电阻【r1】是信号输入端与地之间的寄生漏电阻，电阻【r2】是信号输入端与地之间的寄生漏电阻，电阻【r3】是信号输入端与地之间的寄生漏电阻。电容【ct1】是信号输入端【vina】与信号输入端【vinb】之间的寄生串扰电容，电容【ct2】是信号输入端【vinb】与信号输入端【vinc】之间的寄生串扰电容。电阻【rl1】是信号输入端【vina】的寄生导线电阻，电阻【rl2】是信号输入端【vinb】的寄生导线电阻，电阻【rl3】是信号输入端【vinc】的寄生导线电阻。电容【ck1】是采样开关【s1】的一端与地之间的寄生电容，电容【ck2】是采样开关【s1】的另一端与地之间的寄生电容，电容【ck3】是采样开关【s2】的一端与地之间的寄生电容，电容【ck4】是采样开关【s2】的另一端与地之间的寄生电容，电容【ck5】是采样开关【s3】的一端与地之间的寄生电容，电容【ck6】是采样开关【s3】的另一端与地之间的寄生电容。采样开关【s1】、采样开关【s2】和采样开关【s3】不能同时闭合。信号【clk1】控制采样开关【s1】的导通状态，信号【clk2】控制采样开关【s2】的导通状态，信号【clk3】控制采样开关【s3】的导通状态。

在【专有多输入串扰模型电路】中，信号输入端【vina】连接电容【c1】的一端、电阻【r1】的一端、电容【ct1】的一端和电阻【rl1】的一端，电容【c1】的另一端连接地，电阻【r1】的另一端连接地。信号输入端【vinb】连接电容【c2】的一端、电阻【r2】的一端、电容【ct1】的另一端、电容【ct2】的一端和电阻【rl2】的一端，电容【c2】的另一端连接地，电阻【r2】的另一端连接地。信号输入端【vinc】连接电容【c3】的一端、电阻【r3】的一端、电容【ct2】的另一端和电阻【rl3】的一端，电容【c3】的另一端连接地，电阻【r3】的另一端连接地。电阻【rl1】的另一端连接电容【ck1】的一端和采样开关【s1】的一端，电容【ck1】的另一端连接地。电阻【rl2】的另一端连接电容【ck3】的一端和采样开关【s2】的一端，电容【ck3】的另一端连接地。电阻【rl3】的另一端连接电容【ck5】的一端和采样开关【s3】的一端，电容【ck5】的另一端连接地。采样开关【s1】的另一端连接电容【ck2】的一端、电容【ck4】的一端、采样开关【s2】的另一端、电容【ck6】的一端、采样开关【s3】的另一端和【单端转双端电路】的输入端(即【专有多输入串扰模型电路】的输出端)，电容【ck2】的另一端连接地，电容【ck4】的另一端连接地，电容【ck6】的另一端连接地。

【时序控制电路】输出信号【clk1】，信号【clk2】，信号【clk3】，信号【clock_adc】，信号【c_latch_a】，信号【c_latch_b】和信号【c_latch_c】。其中信号【clk1】控制采样开关【s1】的导通状态，信号【clk2】控制采样开关【s2】的导通状态，信号【clk3】控制采样开关【s3】的导通状态。信号【clock_adc】是【saradc】的系统时钟。信号【c_latch_a】控制锁存器【latch_a】，信号【c_latch_b】控制锁存器【latch_b】，信号【c_latch_c】控制锁存器【latch_c】。

【专有多输入串扰模型电路】的功能是解决多输入信号互相串扰的问题。如图1所示，在【专有多输入串扰模型电路】中同时输入信号【vina】、信号【vinb】和信号【vinc】。从【专有多输入串扰模型电路】可以得出多输入端之间距离与串扰幅值的函数关系，利用此函数关系计算出能满足串扰幅值要求的多输入端之间的距离供于电路版图设计，从而解决多输入信号互相串扰的问题。

图2显示【时序控制电路】输出的控制信号时序图。δt1表示一路信号模数转换时间；t表示全部三路信号模数转换时间。在t时间的第一个δt1内，当信号【clk1】为高电平，信号【clk2】和信号【clk3】为低电平时，采样开关【s1】处于闭合状态，采样开关【s2】和采样开关【s3】处于断开状态，信号【vina】和从电容【ct1】串扰过来的信号【vinb】经过电阻【rl1】和采样开关【s1】从【专有多输入串扰模型电路】的输出端输出为信号【vout】。通过【专有多输入串扰模型电路】对输入信号线的距离设计，避免了串扰过来的信号【vinb】影响主信号【vina】，此时信号【vout】可以当成只含信号【vina】的信息。信号【vout】经过【单端转双端电路】转换成【vip】和【vin】的差分信号。通过逐次逼近型模数转换器【saradc】把输入的模拟差分信号【vip】和【vin】转换成对应的【n-bitsdigitalsignal】数字信号。信号【vina】完成数字信号转换后，在信号【c_latch_a】为高电平的时段内就把信号【vina】转换的16位数字信号由锁存器【latch_a】锁存为输出信号【douta】。

在t时间的第二个δt1内，当信号【clk2】为高电平，信号【clk1】和信号【clk3】为低电平时，采样开关【s2】处于闭合状态，采样开关【s1】和采样开关【s3】处于断开状态，信号【vinb】和从电容【ct1】串扰过来的信号【vina】以及从电容【ct2】串扰过来的信号【vinc】经过电阻【rl2】和采样开关【s2】从【专有多输入串扰模型电路】的输出端输出为信号【vout】。通过【专有多输入串扰模型电路】对输入信号线的距离设计，避免了串扰过来的信号【vina】和信号【vinc】影响主信号【vinb】，此时信号【vout】可以当成只含信号【vinb】的信息。信号【vout】经过【单端转双端电路】转换成【vip】和【vin】的差分信号。通过逐次逼近型模数转换器【saradc】把输入的模拟差分信号【vip】和【vin】转换成对应的【n-bitsdigitalsignal】数字信号。信号【vinb】完成数字信号转换后，在信号【c_latch_b】为高电平的时段内就把信号【vinb】转换的16位数字信号由锁存器【latch_b】锁存为输出信号【doutb】。

在t时间的第三个δt1内，当信号【clk3】为高电平，信号【clk1】和信号【clk2】为低电平时，采样开关【s3】处于闭合状态，采样开关【s1】和采样开关【s2】处于断开状态，信号【vinc】和从电容【ct2】串扰过来的信号【vinb】经过电阻【rl3】和采样开关【s3】输出为信号【vout】。通过【专有多输入串扰模型电路】对输入信号线的距离设计，避免了串扰过来的信号【vinb】影响主信号【vinc】，此时信号【vout】可以当成只含信号【vinc】的信息。信号【vout】经过【单端转双端电路】转换成【vip】和【vin】的差分信号。通过逐次逼近型模数转换器【saradc】把输入的模拟差分信号【vip】和【vin】转换成对应的【n-bitsdigitalsignal】数字信号。信号【vinc】完成数字信号转换后，在信号【c_latch_c】为高电平的时段内就把信号【vinc】转换的16位数字信号由锁存器【latch_c】锁存为输出信号【doutc】。图2显示几个连续t时间之后的时序图，以上整个t时间的流程会持续重复进行。

在本发明的实施例中，逐次逼近型模数转换器【saradc】设计为16-bits，其最大输入幅值为2.5v，即最低有效位(lsb)幅值为0.000038v、输入信号【vina】为直流电压1.95v、输入信号【vinb】为直流电压2.35v、输入信号【vinc】为直流电压2.9v；图2中的t为138us、δt1为46us和clock_adc频率为500khz。根据【saradc】的最低有效位(lsb)要求的0.000038v，通过【专有多输入串扰模型电路】计算出输入信号线之间需要的最小距离为12um,所得的寄生电容【ct1】和寄生电容【ct2】的容值为0.2ff。表1显示【专用多输入串扰模型电路】输出信号的仿真结果。在t时间的第一个δt1内，当信号【clk1】为高电平，信号【clk2】和信号【clk3】为低电平时，采样开关【s1】处于闭合状态，采样开关【s2】和采样开关【s3】处于断开状态，信号【vina】和从电容【ct1】串扰过来的信号【vinb】经过电阻【rl1】和采样开关【s1】输出信号【vout】，其大小为1.950025v，可知从信号【vinb】串扰到输出信号【vout】的幅值为0.000025v小于【saradc】最低有效位(lsb)的0.000038v，满足设计要求，从而不影响主信号【vina】的模数转换幅值。在t时间的第二个δt1内，当信号【clk2】为高电平，信号【clk1】和信号【clk3】为低电平时，采样开关【s2】处于闭合状态，采样开关【s1】和采样开关【s3】处于断开状态，信号【vinb】和从电容【ct1】串扰过来的信号【vina】以及从电容【ct2】串扰过来的信号【vinc】经过电阻【rl2】和采样开关【s2】输出信号【vout】，其大小为2.350032v，可知从信号【vina】和信号【vinc】串扰到输出信号【vout】的幅值为0.000032v小于【saradc】最低有效位(lsb)的0.000038v，满足设计要求，从而不影响主信号【vinb】的模数转换幅值。在t时间的第三个δt1内，当信号【clk3】为高电平，信号【clk1】和信号【clk2】为低电平时，采样开关【s3】处于闭合状态，采样开关【s1】和采样开关【s2】处于断开状态，信号【vinc】和从电容【ct2】串扰过来的信号【vinb】经过电阻【rl3】和采样开关【s3】输出信号【vout】，其大小为2.900025v，可知从信号【vinb】串扰到输出信号【vout】的幅值为0.000025v小于【saradc】最低有效位(lsb)的0.000038v，满足设计要求，从而不影响主信号【vinc】的模数转换幅值。

表1专用多输入串扰模型电路的输出信号仿真结果

图3显示在t时间的第一个δt1内，逐次逼近型模数转换器【saradc】把信号【vina】的高8位信号和低8位信号转换成数字信号。在第二个δt1内，逐次逼近型模数转换器【saradc】把信号【vinb】的高8位信号和低8位信号转换成数字信号。在第三个δt1内，逐次逼近型模数转换器【saradc】把信号【vinc】的高8位信号和低8位信号转换成数字信号。根据图2的时序，信号【vina】完成数字信号转换后，在信号【c_latch_a】为高电平的时段内就把信号【vina】转换的16位数字信号由锁存器【latch_a】锁存为输出信号【douta】。信号【vinb】完成数字信号转换后，在信号【c_latch_b】为高电平的时段内就把信号【vinb】转换的16位数字信号由锁存器【latch_b】锁存为输出信号【doutb】。信号【vinc】完成数字信号转换后，在信号【c_latch_c】为高电平的时段内就把信号【vinc】转换的16位数字信号由锁存器【latch_c】锁存为输出信号【doutc】。连续t时间之后的时序，以上整个t时间的流程会持续重复进行，形成多个重复的三路输入信号的转换输出结果。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围。凡采用等同替换或等效替换，这些变化是显而易见，一切利用本发明构思的发明创造均在保护之列。