一种滤波器的晶圆级封装结构的制作方法

本实用新型涉及半导体封装领域，特别是一种滤波器的晶圆级封装结构。

背景技术：

声表面波滤波器利用压电材料上的声表面波的激发、传播与接收完成其滤波特性。声表面波波长在100μm～2μm的范围，是一种对其传播表面非常敏感的机械波。为了让声波元件中的声表面波在无干扰的情况下传播，封装中的芯片表面上方要有一个空腔。

滤波器目前主要的封装技术还是用引件键合的陶瓷、金属、塑料封装形式及倒装焊封装形式，例如图1的一种声表面波滤波器封装结构，其包括基板(1)，所述基板(1)背面设置有凹槽(8)，所述凹槽(8)内正装或倒装有滤波芯片 (3)，所述基板(1)正面设置有一层塑封料(6)，所述塑封料(6)与凹槽(8) 之间形成一个保护空腔，所述塑封料(6)与滤波芯片(3)的芯片功能区(3a) 不接触。

现有的这类滤波器封装结构存在以下缺点：

1、表面密封盖成本较高；

2、产品的可靠性对基板及密封盖平整度要求严苛，容易引起失效。

3、器件安装的准确性、信号导件的影响、焊接的角度等这一系列的不确定性便造成了器件性能的不一致性，甚至对滤波器造成破坏。

技术实现要素：

本实用新型的主要目的在于克服现有技术中的上述缺陷，提出一种体积小、成本低的滤波器的晶圆级封装结构。

本实用新型采用如下技术方案：

一种滤波器的晶圆级封装结构,包括芯片基体，该芯片基体的工作面设有焊盘和IDT；其特征在于：还包括第一薄膜层、第二薄膜层和金属连接件；该第一薄膜层位于芯片基体的工作面，并露出焊盘的局部和IDT；该第二薄膜层位于第一薄膜层表面并露出焊盘的局部；该第二薄膜层、第一薄膜层和芯片基体工作面之间形成有保护腔，IDT位于保护腔内；该金属连接件与焊盘电性连接并设有焊接部。

优选的，所述第一薄膜层分别在所述焊盘和所述IDT位置开孔，且所述IDT 及其周边均外露。

优选的，所述第一薄膜层材质为聚合物材料、硅、陶瓷或玻璃。

优选的，所述第二薄膜层在所述焊盘位置开孔，且开孔面积大于或等于所述露出的焊盘的局部。

优选的，所述第二薄膜层材质为聚合物材料、硅、陶瓷或玻璃。

优选的，所述金属连接件为实心或者空心。

优选的，所述焊接部为镍钯金、镍金、钛铜焊盘或者BGA焊球。

优选的，所述第一薄膜层的上下表面覆盖有助粘剂。

由上述对本实用新型的描述可知，与现有技术相比，本实用新型具有如下有益效果：

1、本实用新型利用两层薄膜覆盖滤波器表面，形成空腔能够提高封装可靠且体积小，工艺流程大幅优化，降低了成本。

2、本实用新型采用薄膜做空腔盖板，使得晶圆级封装后具有更小的翘曲，且产品的每个部分都保持了质量的一致性，提升产品的制程良率。

3、本实用新型在第二薄膜层加工的开孔面积大于或等于露出的焊盘的局部的面积，金属连接件可设置成空心或实心，且可在金属连接件上表面任意位置制作镍钯金、镍金、钛铜焊盘或BGA焊球，降低金属连接件制作工艺的难度、提升产品的制程良率。

4、本实用新型在第一薄膜层的上下表面覆盖一层助粘剂，实现与第二薄膜层和芯片基体之间的更好粘结力。

附图说明

图1为现有封装结构示意图；

图2为芯片基体结构图；

图3为涂布第一薄膜层示意图；

图4为涂布第二薄膜层示意图；

图5为镀金属连接件示意图；

图6为本实用新型结构图；

图7为实施例二的剖视图；

其中：10、芯片基体，11、焊盘，12、IDT，13、保护腔，20、第一薄膜层， 30、第二薄膜层，40、金属连接件，41、填充层，50、焊接部。

具体实施方式

以下通过具体实施方式对本实用新型作进一步的描述。本实用新型的各附图仅为示意以更容易了解本实用新型，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系，在本领域技术人员应能理解是指构件的相对位置而言，对应的，以元件在上一面为正面、在下一面为背面以便于理解，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。

实施例一

参照图6，本实用新型的一种滤波器的晶圆级封装结构，其为薄膜封装式结构，包括芯片基体10、第一薄膜层20、第二薄膜层30和金属连接件40等。参见图2，该芯片基体10的工作面设有焊盘11和IDT 12，焊盘11和IDT12的位置不限定，可根据需要设计。例如：对于单个芯片来说，其IDT(叉指换能器) 位于芯片基体10的中心位置，焊盘11位于芯片基体10边缘，焊盘11和IDT12 之间间隔一定距离，焊盘11数量不唯一，可以是两个甚至更多。本实用新型的芯片为声表面波滤波器，或其它功能类似的滤波器。

该第一薄膜层20涂布于芯片基体10的工作面，并分别在焊盘11位置和 IDT12位置开孔。焊盘11位置的开孔略小于焊盘11面积，以露出焊盘11的局部，优选为焊盘11中心位置。IDT12位置开孔大于IDT12面积，以露出整个IDT12 及其周边部分区域，周边部分区域大小可根据芯片工作面大小合理设定。该第一层薄膜厚度大于等于1um，其材质为聚合物材料、硅、陶瓷或玻璃等，该聚合物材料可通过曝光开孔，其它材料可通过激光开孔。

该第二薄膜层30覆盖于第一薄膜层20表面，并在焊盘11位置开孔，该开孔面积可大于或等于第一薄膜层20露出的焊盘11的局部，优选为大于。第二薄膜层30厚度大于等于1um，材质为聚合物材料、硅、陶瓷或玻璃等，聚合物材料可通过曝光开孔，其它材料可通过激光开孔。

该第二薄膜层30、第一薄膜层20和芯片基体10工作面之间形成有封闭的保护腔13，IDT12位于该保护腔13内。该第一薄膜层20和第二薄膜层30在焊盘11所在位置的开孔可构成有槽。该金属连接件40为实心，其位于槽内且下表面与焊盘11电性连接，上表面可以根据焊接位置需要延伸并在任意位置制作 BGA焊球构成焊接部50，该焊接部用于与外部布线电路连接。

另外，本实用新型可在第一薄膜层20的上下表面覆盖一层助粘剂(图中未示出)，实现与第二薄膜层30和芯片基体10之间的更好粘结力。

参见图2至图5，本实用新型的制作工艺，包括如下步骤：

1)参见图3，在芯片基体10的工作面涂布第一薄膜层20，对该第一薄膜层20采用曝光或激光打孔处理，分别在焊盘11和IDT12位置开孔，以露出焊盘11的局部、完整的IDT12及其周边部分区域。

2)参见图4，在第一薄膜层20表面覆盖第二薄膜层30，对该第二薄膜层 30采用曝光或激光打孔处理，在焊盘11位置开孔，确保露出焊盘11的局部。

3)参见图5在外露的焊盘11处镀金属形成金属连接件40。

4)采用BGA方式在金属连接件40上表面特定位置制作焊接部50，参见图6。

其中，曝光工艺为利用曝光和显影在光刻胶层上刻画几何图形结构，以实现在聚合物材料上的几何图形结构所在位置开孔。激光打孔是利用高功率密度激光束照射被加工材料，使材料很快被加热至汽化温度，蒸发形成孔洞。

另外，为了实现第一薄膜层20与第二薄膜层30和芯片基体10之间的更好粘结力，还包括有在第一薄膜层20上下表面覆盖助粘剂的步骤。

实施例二

参见图7，一种滤波器的晶圆级封装结构，其主要结构和工艺与实施例一大体相同，区别在于：该金属连接件40为空心连接件，并增加了在金属连接件40 上覆盖填充层41的相关步骤，该填充层41起到保护金属连接件40的作用。金属连接件40的上表面可以根据焊接位置需要延伸并在任意位置制作镍钯金、镍金、钛铜焊盘等构成焊接部40。

上述仅为本实用新型的具体实施方式，但本实用新型的设计构思并不局限于此，凡利用此构思对本实用新型进行非实质性的改动，均应属于侵犯本实用新型保护范围的行为。