一种无需参考时钟的高精度振荡器的制作方法

[0001]
本发明属于集成电路设计领域，具体涉及一种无需参考时钟的高精度振荡器，可应用于各种需要高精度时钟的领域，例如fpga、cpld、电源管理、信号收发器等。


背景技术：

[0002]
现有片内时钟产生电路有很多种，rc振荡器(也称为弛豫振荡器)、lc振荡器、环形振荡器、pll(锁相环)等等。最常用的是pll和弛豫振荡器。pll精度高但是需要很长的启动时间，结构比较复杂并且需要参考时钟输入。弛豫振荡器能快速启动，但是时钟精度受很多非理想因素控制，精度较差，特别是产生高速时钟的领域，精度非常低。
[0003]
现有弛豫振荡器结构如图1所示。现有弛豫振荡器中的电流源包括基准电流源iref1、充放电电路恒流源iref2和iref3，基准电流源iref1输出端串联电阻r1和r2后连接在电源和地之间，提供高位参考电压vrefh和低位参考电压vrefl；充放电电路恒流源iref2、iref3通过对应受控的传输门1、传输门2分时向电容c1充电。传输门由一组pmos管和nmos管并联构成。如图所示，当q输出为低，qn输出为高时，clk输出为高，传输门1关断，传输门2导通，电流源iref3对电容c1放电，vramp的电压不断降低；当vramp的电压低于vrefl电压时，比较器2输出变高，qn输出变低，q输出变高，clk变低，同时，传输门2关断，传输门1导通，电流源iref2对电容c1充电，vramp的电压升高，当vramp的电压高于vrefl的电压后，比较器1和比较器2输出均为低，q和qn的值保持不变；当vramp的电压，继续升高，高于vrefh后，比较器1输出又变为高，q输出为低，qn输出为高，clk又变为高，周而复始。
[0004]
现有弛豫振荡器的波形如图2所示，td为比较器到q之间的延时，vramp为斜坡电压，vrefl为判决门限的低电平，vrefh为判决门限的高电平，t_rise为从低电平到高电平的上升沿时间，t_fall为从高电平到低电平的下降沿时间。
[0005]
vramp上升斜率为iref2/c1，从vrefl上升到vrefh的时间为t_rise＝((vrefh-vrefl))/(iref2/c1)，同理从vrefh下降到vrefl的时间为t_fall＝((vrefh-vrefl))/(iref3/c1)。令iref1＝iref2＝iref3，忽略td时，clk周期为t＝t_rise+t_fall＝2r1c1；在加入td后，t＝t_rise+t_fall+4td＝2r1c1+4td。
[0006]
由此可知，对于弛豫振荡器，随着clk频率的升高，td在周期中的占比将越大，由于td随工艺温度等条件变化较大，故clk频率的偏差也越来越大。对clk频率产生很大影响，还有一个非理想因素是比较器的输入失调电压。比较器延时和输入失调电压会导致传统弛豫振荡器输出时钟频率产生较大偏差。因此，弛豫振荡器在高频场合的应用大大受限。


技术实现要素：

[0007]
有鉴于此，本发明的目的在于提高弛豫振荡器的精度，改进弛豫振荡器的性能，拓宽弛豫振荡器的应用范围。
[0008]
为解决上述技术问题，本发明提供了一种无需参考时钟的高精度振荡器，包括斩波运放模块、压控振荡器模块、斜坡发生器模块、滤波器模块；其中，
[0009]
斩波运放模块，将反馈电压vclk和参考电压vref的差值放大成信号vctrl，并消除反馈环路中运放所引入的输入失调电压；
[0010]
压控振荡器模块，将vctrl电压信号转为时钟信号clk；将弛豫振荡器充放电电路的恒流源替换为由电压vctrl控制的电流源得到所述压控振荡器，所述由电压vctrl控制的电流源电流值为k
×
vctrl，k为比例因子，作为常数影响稳定后的电流源电流值；
[0011]
斜坡发生器模块，将clk信号转化为斜坡信号vramp；
[0012]
滤波器模块将斜坡信号vramp进行低通滤波，得到一个直流电压vclk，反馈给斩波运放模块，通过反馈可将反馈电压vclk钳位到参考电压vref。
[0013]
进一步地，还包括参考电压提供电路，所述参考电压提供电路包括电流源i_top和电阻rosc，电流源i_top正极连接电源，负极连接电阻rosc的一端，电阻rosc另一端接地，电阻rosc两端电压即时参考电压vref；或者
[0014]
所述参考电压提供电路包括电阻r4和电阻rosc，电阻r4一端连接电源，另一端连接电阻rosc，电阻rosc另一端接地，电阻rosc两端电压即时参考电压vref。
[0015]
进一步地，所述斩波运放模块包括斩波开关1、第一级运放、斩波开关2、第二级运放；
[0016]
斩波开关由四个开关构成，第一开关和第三开关由ck控制，第二和第四开关由ckn控制，ck为斩波开关工作所需的时钟信号，ckn与ck相位相反，斩波开关有输入端a、输入端b、输出端c和输出端d；输入端a通过第一开关连接输出端c，通过第四开关连接输出端d，输入端b通过第二开关连接输出端c，通过第三开关连接输出端d；
[0017]
斩波开关1的输入端a是斩波运放模块的正向输入端vp，斩波开关1的输入端b是斩波运放模块的负向输入端vn；斩波开关1的输出端c连接第一级运放的正输入端，斩波开关1的输出端d连接第一级运放的负输入端；第一级运放的两输出端分别连接斩波开关2的输入端a和输出端b，斩波开关2的输出端c连接第二级运放的正输入端，斩波开关2的输出端d连接第二级运放的负输入端；第二级运放的输出端vout是斩波运放模块的输出端；vp为运放的正向输入端，vn为负向输入端，vout为运放输出端。
[0018]
进一步地，所述压控振荡器包括由电压vctrl控制的电流源iref2和电流源iref3、传输门1、传输门2、电容c1、比较器1、比较器2、或非门1、或非门2、非门；
[0019]
电流源iref2的正极接电源，电流源iref2负极接传输门1的输入端；电流源iref3的正极接传输门2的输入端，电流源iref3的负极接地；或非门1的输出端q连接非门的输入端、或非门2的第一输入端、传输门1的控制端c、传输门2的控制端cn；或非门2的输出端qn连接或非门1的第一输入端、传输门1的控制端cn、传输门2的控制端c；传输门1的输出端连接传输门2的输出端、电容c1的一端、比较器1的正输入端、比较器2的负输入端；电容c1另一端接地；比较器1的负输入端连接高位参考电压vrefh，比较器1的输出端连接或非门1的第二输入端；比较器2的正输入端连接低位参考电压vrefl，比较器2的输出端连接或非门2的第二输入端；非门输出时钟信号clk。
[0020]
进一步地，所述压控振荡器还包括电流源iref1、电阻r1和电阻r2,电流源iref1正极连接电源，电流源iref1正极连接电源，负极连接电阻r1的第一端，电阻r1第二端连接电阻r2的一端，电阻r2的另一端接地；电阻r1第一端输出高位参考电压vrefh，电阻r1第二端输出低位参考电压vrefl。
[0021]
进一步地，所述斜坡发生器包括由电流源iref3、电流源iref4、电容c2、电容c3，反相器1，nmos管mn1、nmos管mn2，传输门3和传输门4；电容c2和电容c3的电容值相等；
[0022]
压控振荡器模块输出的时钟信号clk连接nmos管mn2的栅极、传输门3的控制端c、传输门4的控制端cn，时钟信号clk经反相器1得到与其相位相反的信号clkb，信号clkb连接nmos管mn1的的栅极、传输门3的控制端cn、传输门4的控制端c；电流源iref3正极接电源，负极经电容c2接地；电流源iref4正极接电源，负极经电容c3接地；电流源iref3与电容c2的串联连接端连接nmos管mn1的漏极和传输门3的输入端，电流源iref4与电容c3的串联连接端连接nmos管mn2的漏极和传输门4的输入端；nmos管mn1和nmos管mn2的源极接地；传输门3和传输门4的输出端连接在一起输出斜坡信号vramp。
[0023]
进一步地，所述斜坡发生器包括由电阻r5、电阻r6、电容c2、电容c3，反相器1，nmos管mn1、nmos管mn2，传输门3和传输门4；
[0024]
压控振荡器模块输出的时钟信号clk连接nmos管mn2的栅极、传输门3的控制端c、传输门4的控制端cn，时钟信号clk经反相器1得到与其相位相反的信号clkb，信号clkb连接nmos管mn1的的栅极、传输门3的控制端cn、传输门4的控制端c；电阻r5的一端接电源，另一端经电容c2接地；电阻r6的一端接电源，另一端经电容c3接地；电阻r5与电容c2的串联连接端连接nmos管mn1的漏极和传输门3的输入端，电阻r6与电容c3的串联连接端连接nmos管mn2的漏极和传输门4的输入端；nmos管mn1和nmos管mn2的源极接地；传输门3和传输门4的输出端连接在一起输出斜坡信号vramp。
[0025]
进一步地，所述滤波器模块包括运算放大器和电容c4，斜坡信号vramp送入运算放大器的正输入端，运算放大器的负输入端连接运算放大器的输出端输出直流电压vclk，电容c4连接在运算放大器输出端和地之间。
[0026]
进一步地，所述滤波器模块包括电阻r3和电容c5，电阻r3运算放大器和电容c4，斜坡信号vram连接电阻r3的一端，电阻r3的另一端连接斩波运放模块的正输入端和电容c5的一端，电容c5的另一端连接斩波运放模块的输出端。
[0027]
有益效果
[0028]
本发明在现有弛豫振荡器的基础上加入反馈环路，在快速启动的同时，利用闭环反馈控制得到高精度，大大提高了输出时钟的精度。适用于各种需要高精度时钟的领域，例如fpga、cpld、电源管理、信号收发器等。
附图说明
[0029]
图1是现有弛豫振荡器结构图；
[0030]
图2是现有弛豫振荡器波形图；
[0031]
图3是本发明实施例1的无需参考时钟的高精度振荡器的电路原理图；
[0032]
图4是本发明实施例1的斩波运放模块的电路原理图；
[0033]
图5是本发明实施例1的压控振荡器模块的电路原理图；
[0034]
图6是本发明实施例1的斜坡发生器模块的电路原理图和波形图，(a)电路原理图，(b)波形图；
[0035]
图7是本发明实施例1的滤波器模块的电路原理图；
[0036]
图8是本发明实施例2的无需参考时钟的高精度振荡器的电路原理图；
[0037]
图9是本发明实施例3的无需参考时钟的高精度振荡器及其斜坡发生器模块的电路原理图。
具体实施方式
[0038]
下面结合附图对本发明的具体实施方式进行详细的说明。
[0039]
实施例1
[0040]
本发明一实施例的无需参考时钟的高精度振荡器的电路原理图如图3所示，包括斩波运放模块、压控振荡器模块、斜坡发生器模块、滤波器模块：
[0041]
斩波运放模块，或称作斩波运算放大器模块，作用是将反馈电压和参考电压vref的差值放大成信号vctrl，消除运放所引入的输入失调电压，其一种具体实现电路如图4所示。
[0042]
如图4所示，斩波运放由斩波开关1、第一级运放、斩波开关2、第二级运放构成，斩波开关是由四个开关构成，可以是mos管，也可以是传输门，分别由ck和ckn控制，ck为外部低频时钟信号，ckn与ck相位相反。vp为运放的正向输入端，vn为负向输入端，vout为运放输出端。
[0043]
压控振荡器，作用是将vctrl电压信号转为时钟信号clk，其一种具体实现电路如图5所示。
[0044]
如图5所示，将现有的弛豫振荡器的充放电电路恒流源iref2和iref3改为由电压vctrl控制的电流源，即可得到clk频率随电压信号vctrl的值成正比的压控振荡器；电压vctrl控制的电流源电流值为k
×
vctrl，k为比例因子，作为常数影响稳定后的vctrl的值。传输门由一组pmos管和nmos管并联构成。当clk为高的时候，q输出为低，qn输出为高，传输门1关断，传输门2导通，电流源iref3对电容c1放电，vr电压不断降低；当vr的电压低于vrefl时，比较器2输出变高，qn输出变低，q输出为高，clk输出变低，同时，传输门2关断，传输门1导通，电流iref2对c1充电；vr电压升高，当vr的电压高于vrefl后，比较器1和比较器2输出均为低，q和qn的值保持不变，当vr的电压继续升高，vr的电压高于vrefh的电压后，比较器1输出又变为高，q输出为低，qn输出为高，clk输出又变为高，周而复始得到输出时钟。
[0045]
斜坡发生器模块，作用是将clk信号转化为斜坡信号，clk的周期越长，斜坡信号的峰值就越大，其一种具体实现电路如图6所示。
[0046]
如图6(a)所示，斜坡发生器模块由电流源iref3、iref4，电容c2、电容c3，反相器1，nmos管mn1、nmos管mn2，传输门3和传输门4构成，其中，传输门由一组nmos管和pmos管并联构成，包括控制端c、控制端cn、输入端和输出端，传输门的控制端c和控制端cn输入电平相反，输入输出可以互换。电容c2、电容c3的电容值均为cosc，电流源iref3、iref4的值均为电流源电流值iosc，clk为外部输入时钟，clkb经过反相器后与clk相位相反。当clk为高，nmos管mn1导通，电容c2上电压为0，nmos管mn2关断，电容c3由电流源iref2充电，传输门3关断，传输门4导通，vramp的电压等于电容c3上电压；当clk为低，电流源iref3对c2充电，传输门3导通，传输门4关断，vramp的电压等于电容c2上电压，vramp与clk的波形图如图6(b)所示。
[0047]
vramp的电压峰值为：
[0048]
vramp_max＝(iosc
×
t)/(2
×
cosc)
[0049]
其中，iosc为电容c2和电容c3的充电电流，iosc＝iref3＝iref4；t为输出时钟的
周期；cosc为图6(a)中电容c2和电容c3的电容值，cosc＝c2＝c3。
[0050]
滤波器模块，其作用是将斜坡信号vramp进行低通滤波，得到一个直流电压vclk，斜坡的峰值越大，vclk就越高，故vclk的大小就能反应出clk频率的高低。其一种具体实现电路如图7所示，vclk＝vramp_max/2＝(iosc
×
t)/(4
×
cosc)。
[0051]
如图7所示，滤波电路由运算放大器和电容c4构成，运放带宽很低，电容c4容值较大，可获得较好的低通滤波效果，vclk就等于vramp的平均电压。
[0052]
综上所述，通过反馈电路可将vclk钳位到vref，由于vref＝i_top
×
rosc，故：
[0053]
(iosc
×
t)/(4
×
cosc)＝i_top
×
rosc
[0054]
令i_top等于iosc，则：
[0055]
t＝4
×
rosc
×
cosc
[0056]
其中，i_top为电容充电电流，t为输出时钟的周期，rosc为图3中电阻rosc的电阻值，故压控振荡器中比较器等的延时对输出时钟周期没有影响。
[0057]
实施例2
[0058]
在实施例1的基础上变化可获得本发明实施例2，可将第一级斩波运放和第四级滤波电路合并，合并后的结构图如图8所示，滤波电路由斩波运放上连接的电阻r3和电容c5构成。
[0059]
实施例3
[0060]
在实施例1的基础上变化还可获得本发明实施例3，图3的vref可由电阻分压获得，同时斜坡发生器可直接由电源电压通过电阻对电容充放电获得，如图9所示，将电流源i_top替换为r4，斜坡发生器中的iref3替换成r5，iref4替换为r6。
[0061]
本发明通过斜坡电路和滤波电路结合，将输出时钟的频率信息用电压信号vclk的幅度来表征；本发明引入负反馈，消除了压控振荡器比较器等的延时对输出时钟频率的影响；本发明采用斩波放大电路，消除反馈环路中运放引入的输入失调电压的影响；通过上述技术手段，本发明获得快速启动和高精度的良好折中。
[0062]
以上仅为发明的优选实施例而已，并不用以限制本发明，凡在本发明的思想原则内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。