一种结构紧凑的带异步复位T触发器电路的制作方法

本发明属于集成电路技术领域，涉及一种t触发器电路的设计，具体涉及一种结构紧凑的带异步复位的t触发器电路。

背景技术：

随着集成电路工艺的飞速发展，集成电路产业已经进入了纳米时代，电路的规模持续增大，对电路功能的要求也逐渐增多，附加功能的增加往往带来额外的面积和功耗开销。在增加电路新的功能时保证面积和功耗成为关键问题。

t触发器电路是数字设计中重要的时序电路，广泛应用于分频器电路、计数器电路等功能模块中。在t触发器中添加异步复位功能，可以增加t触发器的扩展性与适用性。t触发器的功能是在时序逻辑中实现输出的0或1的切换，每当时钟上升沿到来时，输出由0切换为1或由1切换为0，否则保持不变。常见的t触发器由d触发器转换而成，电路如图1所示，由4个传输门与5个反相器构成，且无异步复位功能。而在t触发器中加入异步复位功能往往会增加额外的面积和功耗。

技术实现要素：

针对上述t触发器无复位功能和增加添加复位功能会引入额外的面积与功耗开销的不足之处，本发明提出了一种结构紧凑的带异步复位功能的t触发器电路，在不增加面积和功耗的情况下引入了异步复位功能。

本发明的技术方案是：

一种结构紧凑的带异步复位t触发器电路，包括第一时钟控制开关器件、第二时钟控制开关器件、第三时钟控制开关器件、第四时钟控制开关器件、第一与非门、第二与非门、第一反相器和第二反相器，

第一与非门的第一输入端和第二与非门的第一输入端连接使能信号，第一与非门的输出端连接第一时钟控制开关器件的输入端、第二时钟控制开关器件的输入端和第一反相器的输入端，第二与非门的输出端连接第三时钟控制开关器件的输入端；

第一反相器的输出端输出所述t触发器电路的输出信号；

第一时钟控制开关器件的输出端连接第三时钟控制开关器件的输出端和第二反相器的输入端；

第四时钟控制开关器件的输入端连接第二反相器的输出端和第二与非门的第二输入端，其输出端连接第二时钟控制开关器件的输出端和第一与非门的第二输入端；

在时钟信号输出为第一状态时，所述第一时钟控制开关器件和第二时钟控制开关器件开启，将第一时钟控制开关器件和第二时钟控制开关器件的输入信号反相后输出；在时钟信号输出为第二状态时，所述第一时钟控制开关器件和第二时钟控制开关器件关闭；

在时钟信号输出为第一状态时，所述第三时钟控制开关器件和第四时钟控制开关器件关闭；在时钟信号输出为第二状态时，所述第三时钟控制开关器件和第四时钟控制开关器件开启，将第三时钟控制开关器件和第四时钟控制开关器件的输入信号输出。

具体的，所述第一时钟控制开关器件和第二时钟控制开关器件结构相同，

所述第一时钟控制开关器件包括第一nmos管、第二nmos管、第一pmos管和第二pmos管，

第一pmos管的栅极连接第二nmos管的栅极并作为所述第一时钟控制开关器件的输入端，其源极连接电源电压，其漏极连接第二pmos管的源极；

第二pmos管的栅极连接所述时钟信号，其漏极连接第一nmos管的漏极并作为所述第一时钟控制开关器件的输出端；

第一nmos管的栅极连接所述时钟信号的反相信号，其源极连接第二nmos管的漏极；

第二nmos管的源极接地。

具体的，所述第一时钟控制开关器件中第二pmos管的栅极信号和第一nmos管的栅极信号互换，第二pmos管的栅极连接所述时钟信号的反相信号，第一nmos管的栅极连接所述时钟信号。

具体的，所述第三时钟控制开关器件和第四时钟控制开关器件为传输门，所述传输门包括第三nmos管和第三pmos管，第三nmos管的栅极连接所述时钟信号，其漏极连接第三pmos管的漏极并作为所述传输门的输入端，其源极连接第三pmos管的源极并作为所述传输门的输出端；第三pmos管的栅极连接所述时钟信号的反相信号。

具体的，所述第三时钟控制开关器件和第四时钟控制开关器件为传输门，所述传输门包括第三nmos管和第三pmos管，第三nmos管的栅极连接所述时钟信号的反相信号，其漏极连接第三pmos管的漏极并作为所述传输门的输入端，其源极连接第三pmos管的源极并作为所述传输门的输出端；第三pmos管的栅极连接所述时钟信号。

本发明的有益效果：本发明提出的t触发器中，第一时钟控制开关器件、第二时钟控制开关器件、第三时钟控制开关器件、第四时钟控制开关器件在时钟信号的控制下交错开启，实现了带异步复位的t触发器的功能；且本发明在t触发器中增加异步复位功能的同时没有增加额外的面积和功耗；实施例中用c²mos反相器实现第一时钟控制开关器件、第二时钟控制开关器件，用传输门实现第三时钟控制开关器件、第四时钟控制开关器件，与图1结构中传统没有异步复位功能的t触发器相比，仅增加了2个与非门，节省了2个反相器，便实现了带异步复位的t触发器的功能，且该结构的t触发器在功耗、面积和速度上与图1的t触发器相当。

附图说明

图1为常用的t触发器电路图。

图2为本发明提出的一种结构紧凑的带异步复位t触发器电路在实施例中的一种实现电路图。

图3为本发明提出的一种结构紧凑的带异步复位t触发器电路在实施例中的的时序图。

具体实施方式

下面结合附图和具体实施例对本发明的技术方案作进一步的阐述。

本发明提出一种结构紧凑的带异步复位t触发器电路，包括第一时钟控制开关器件、第二时钟控制开关器件、第三时钟控制开关器件、第四时钟控制开关器件、第一与非门nand1、第二与非门nand2、第一反相器inv2和第二反相器inv3，第一与非门nand1的第一输入端和第二与非门nand2的第一输入端连接使能信号en，第一与非门nand1的输出端连接第一时钟控制开关器件的输入端、第二时钟控制开关器件的输入端和第一反相器inv2的输入端，第二与非门nand2的输出端连接第三时钟控制开关器件的输入端；第一反相器inv2的输出端输出t触发器电路的输出信号；第一时钟控制开关器件的输出端连接第三时钟控制开关器件的输出端和第二反相器inv3的输入端；第四时钟控制开关器件的输入端连接第二反相器inv3的输出端和第二与非门nand2的第二输入端，其输出端连接第二时钟控制开关器件的输出端和第一与非门nand1的第二输入端。

第一时钟控制开关器件、第二时钟控制开关器件、第三时钟控制开关器件、第四时钟控制开关器件由时钟信号clk控制，其作用是，在时钟信号clk输出为第一状态时，第一时钟控制开关器件和第二时钟控制开关器件开启，将第一时钟控制开关器件和第二时钟控制开关器件的输入信号反相后输出；在时钟信号clk输出为第二状态时，第一时钟控制开关器件和第二时钟控制开关器件关闭。在时钟信号clk输出为第一状态时，第三时钟控制开关器件和第四时钟控制开关器件关闭；在时钟信号clk输出为第二状态时，第三时钟控制开关器件和第四时钟控制开关器件开启，将第三时钟控制开关器件和第四时钟控制开关器件的输入信号输出。其中时钟信号clk的第一状态为高电平时，其第二状态就为低电平；时钟信号clk的第一状态为低电平时，其第二状态就为高电平。

一些实施例中，第一时钟控制开关器件和第二时钟控制开关器件可以采用c²mos反相器(时钟控制cmos反相器)，c²mos反相器对时钟信号clk与时钟信号的反相信号的重叠不敏感。如图2所示，第一时钟控制开关器件包括第一nmos管、第二nmos管、第一pmos管和第二pmos管，第一pmos管的栅极连接第二nmos管的栅极并作为第一时钟控制开关器件的输入端，其源极连接电源电压vdd，其漏极连接第二pmos管的源极；第二pmos管的栅极连接时钟信号clk，其漏极连接第一nmos管的漏极并作为第一时钟控制开关器件的输出端；第一nmos管的栅极连接时钟信号clk的反相信号，其源极连接第二nmos管的漏极；第二nmos管的源极接地。

第三时钟控制开关器件和第四时钟控制开关器件可以采用传输门，传输门包括第三nmos管和第三pmos管，第三nmos管的栅极连接时钟信号clk，其漏极连接第三pmos管的漏极并作为传输门的输入端，其源极连接第三pmos管的源极并作为传输门的输出端；第三pmos管的栅极连接时钟信号clk的反相信号。当然，除了c²mos反相器和传输门，第一时钟控制开关器件、第二时钟控制开关器件、第三时钟控制开关器件和第四时钟控制开关器件也可以用其他结构的器件替换以实现同样的功能。

本实施例中，时钟信号clk经过一个反相器inv1得到了其反相信号，clk与作为采用c2mos反相器的第一时钟控制开关器件c2mos1、第二时钟控制开关器件c2mos2和采用传输门的第三时钟控制开关器件tg1、第四时钟控制开关器件tg2的一对反相控制时钟。

本实施例的工作过程和工作原理如下：

使能信号en与第二时钟控制开关器件c2mos2和第四时钟控制开关器件tg2的输出端的第三中间信号l3经过第一与非门nand1得到信号信号经过第一反相器inv2得到信号q，信号q与是本发明提出的t触发器的为一对反相输出。

信号分别经过第一时钟控制开关器件c2mos1得到第二中间信号l2和经过第二时钟控制开关器件c2mos2得到第三中间信号l3，其中第二中间信号l2经过第二反相器inv3得到第一中间信号l1，第一中间信号l1经过传输门构成的第四时钟控制开关器件tg2得到第三中间信号l3。

使能信号en与第一中间信号l1经过第二与非门nand2得到第四中间信号l0，第四中间信号l0经过传输门构成的第三时钟控制开关器件tg1得到第二中间信号l2。

本实施例的工作时序图如图3所示，详细介绍如下：

1)当使能信号en为0时，由于第一与非门nand1的作用，信号保持为1，则t触发器的输出信号q保持为0，即异步使能en＝0时，输出q保持为0，若此时q＝1，则q复位使q＝1。

中间信号的变化如图3所示：初态时，时钟信号clk＝0，c²mos1和c²mos2开启，tg1和tg2关闭，l2与l3受c²mos1和c²mos2控制此时l2＝l3＝0，l2经过第二反相器inv3使l1＝1，由于tg1、tg2关闭，l2和l3保持为0，l1保持为1，由于en＝0，经过与非门nand2，使得l0保持为1。

时钟信号clk上升沿到来时，tg1和tg2开启，c²mos1和c²mos2关闭，l2与l3受tg1和tg2控制，此时l2＝l0＝1，l2经过第二反相器inv3，使得l1＝0，由于之前l1＝1，因此产生毛刺，最终使l3＝0。

时钟信号clk下降沿到来时，tg1和tg2关闭，c²mos1和c²mos2开启，此时与初态相同。

2)当使能信号en＝1时，第一与非门nand1和第二与非门nand2等效于反相器，若此时时钟信号clk＝0，c²mos1和c²mos2开启，tg1和tg2关闭，则此时保持l2＝l3＝0，l1＝1，q＝0，由于en＝1，l1＝1，则l0＝0。

当下一个时钟信号clk上升沿到来时，tg1和tg2开启，c²mos1和c²mos2关闭，l2＝l0＝0，l3＝l1＝1，又en＝1，经过第一与非门nand1后使得与q翻转，即q＝1。

下一个时钟信号clk下降沿到来时，c²mos1和c²mos2开启，tg1和tg2关闭，l2＝l3＝1，保持q＝1，l2经过第二反相器inv3，使得l1＝0，l1经过第二与非门nand2使得l0＝1。

下下个时钟信号clk上升沿到来时，tg1和tg2开启，c²mos1和c²mos2关闭，l2＝l0＝1，l3＝l1＝0，使得与q翻转，即q＝0。之后依次类推，每当时钟信号clk上升沿到来时，与q翻转。

根据以上分析可知，本实施例中，当使能信号en＝0时，输出复位，保持q＝0；当使能信号en＝1时，从时钟信号clk下个上升沿开始，每当时钟信号clk上升沿到来时，与q翻转。因此，本发明实现了带异步复位的t触发器功能。

同样的，第一时钟控制开关器件和第二时钟控制开关器件采用的c²mos反相器中，以及第三时钟控制开关器件和第四时钟控制开关器件采用的传输门中，时钟控制也可以采用将时钟信号clk和时钟信号clk的反相信号交换的方式，即c²mos反相器中第二pmos管的栅极信号和第一nmos管的栅极信号互换，第二pmos管的栅极连接时钟信号clk的反相信号，第一nmos管的栅极连接时钟信号clk。同时传输门中第三nmos管的栅极连接时钟信号clk的反相信号，第三pmos管的栅极连接时钟信号clk。此时是当使能信号en＝0时，输出复位，当使能信号en＝1时，从时钟信号clk下个下降沿开始，每当时钟信号clk下降沿到来时，与q翻转。

如图2所示，本实施例中利用两个传输门、三个反相器(其中一个用于产生时钟信号的反相信号)、两个c²mos反相器和两个与非门实现了带异步复位的t触发器，相较于图1所示传统的不具备异步复位的t触发器电路，将传统结构中的两个传输门tg替换成了c²mos反相器，两个反相器替换成了与非门，在面积，功耗和速度相当的情况下，增加了异步复功能。

本实施例中以c²mos反相器实现第一时钟控制开关器件和第二时钟控制开关器件，以传输门实现第三时钟控制开关器件和第四时钟控制开关器件，但同样能够采用其他结构的器件实现第一时钟控制开关器件、第二时钟控制开关器件、第三时钟控制开关器件和第四时钟控制开关器件，且具体的时钟控制也可灵活调整，基于本发明的设计构思进行的简单替换都应属于本发明的保护范围。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。