负载结构及其构成的射频放大器的制作方法

本发明涉及通信领域，特别是涉及一种用于射频放大器的负载结构。本发明还涉及一种由所述负载结构构成的射频放大器。

背景技术：

射频放大器是射频芯片设计中必不可少的模块，比如接收机中的低噪声放大器，发射机中的功率放大器等。射频放大器可以分成有源放大管和负载两个部分，有源放大管根据工艺的不同可能是mosfet或bjt等。负载部分负责提供一定的阻抗，现在技术大多采用单级rlc并联谐振网络，如图1所示。

增益，带宽及增益平坦度是射频放大器最重要的指标之一。射频系统根据应用场景的不同都会对增益，带宽及增益平坦度提出相应的指标要求。现有技术射频放大器的设计中，大多时采用单级rlc并联谐振网络作为负载，但单级rlc并联谐振网络是一个窄带系统，很难满足对增益，带宽及增益平坦度要求比较高的系统，比如超宽带通信系统。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明要解决的技术问题是提供一种用于射频放大器能提高带宽及增益平坦度的负载结构。

本发明要解决的另一技术问题是提供一种具有所述负载结构的射频放大器。

射频放大器的增益，带宽及增益平坦度主要由有源放大管的增益和负载阻抗决定。有源放大管的增益由设计所选用的器件类型，尺寸及偏置点决定。本发明主要的设计思路是优化射频放大器的负载阻抗部分。

为解决上述技术问题，本发明提供用于射频放大器的负载结构，包括：

n个顺序串联的并联型rlc电路，第一个并联型rlc电路的第一连接端作为该负载结构的第一连接端，第n个并联型rlc电路的第二连接端作为该负载结构的第二连接端，第个并联型rlc电路的第二连接端连接电源电压；

其中，第m个并联型rlc电路器件参数和第(n-m+1)个并联型rlc电路器件构成一级rlc并联谐振网络，同级rlc并联谐振网络中同种器件参数相同，该负载结构具有级rlc并联谐振网络，n为2的倍数,n＞m。

可选择的，进一步改进所述的负载结构，不同级rlc并联谐振网络的同种器件参数不相同。

可选择的，进一步改进所述的负载结构，n为4或6。

可选择的，进一步改进所述的负载结构，所述并联型rlc电路由并联的电感、电阻和电容组成。

本发明提供一种具有上述任意一项所述负载结构的射频放大器，包括：

所述负载结构的第一连接端连接该射频放大器第一输出端(outn)，其第二连接端连接该射频放大器第二输出端(outp)；

有源放大结构，其第一连接端连接该射频放大器第一输入端(inn)，其第二连接端连接该射频放大器第二输入端(inp)，其第三连接端连接该射频放大器第一输出端(outn)，其第四连接端连接该射频放大器第二输出端(outp)。

可选择的，进一步改进所述的射频放大器，所述有源放大结构包括：

第一晶体管，其第一连接端连接该有源放大结构第三连接端，其第二连接端连接该有源放大结构第二连接端，其第三连接端连接地；

第二晶体管，其第一连接端连接该有源放大结构第四连接端，其第二连接端连接该有源放大结构第一连接端，其第三连接端连接地；

可选择的，进一步改进所述的射频放大器，所述第一晶体管是mosfet或bjt。

可选择的，进一步改进所述的射频放大器，所述第二晶体管是mosfet或bjt。

mosfet，金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管，包括nmos、pmos。

bjt，双极结型晶体管，包括pnp和npn。

射频放大器中常见的rlc并联谐振网络如图1所示，其阻抗可以表示为

当时，阻抗达到最大值，如图4所示(预设rlc取值下的结果)。同时也意味着射频放大器在此频率增益达到最大值。

如果将多级rlc并联谐振网络串联，如图2所示，其阻抗可以表示为

当时，阻抗均存在峰值，曲线如图5所示(存在3个串联的rlc并联谐振电路，预设rlc取值下的结果)。此时，意味着射频放大器在连续的n个谐振频率增益达峰值。也就是说射频放大器的增益，带宽和增益平坦度得到了极大的改善。实际设计中增益，带宽和增益平坦度之间的优化是一个互相牵制和不断折衷的过程。比如提高增益往往带来带宽的变窄，提高带宽可能会导致增益平坦度的恶化等。所以实际设计过程需要根据不同系统的具体需求取值。

本发明的射频放大器采用多级rlc并联谐振网络串联结构作为负载，带宽和增益平坦度的提升效果可由图10所示。其中图10用来说明本发明负载架构对于电压增益的提升。图10中1-stage代表单级rlc并联谐振网络作为负载时的电压增益曲线；2-stage代表采用本发明负载结构(n＝4)作为负载时的电压增益曲线；3-stage代表采用新负载结构(n＝6)作为负载时的电压增益曲线。由图10中仿真结果可见，本发明负载结构对电压增益至少带来4.4～6.3db的提升。

图11所示是将电压增益(25db)作为基准来说明本发明负载架构对带宽及增益平坦度的提升。图11中1-stage代表单级rlc并联谐振网络作为负载时的电压增益曲线；2-stage代表采用本发明负载结构(n＝4)作为负载时的电压增益曲线；3-stage代表采用本发明负载结构(n＝6)作为负载时的电压增益曲线。由图11中仿真结果可见，相同增益下新负载结构对带宽至少带来2.5倍的提升，对增益平坦度至少带来2.6倍的提升。

本发明提供的负载结构及其构成的射频放大器，相对现有技术能对电压增益至少带来4.4～6.3db的提升，或在相同同增益下本发明能对带宽至少带来2.5倍的提升，对增益平坦度至少带来2.6倍的提升。

附图说明

本发明附图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，对说明书中的描述进行补充。然而，本发明附图是未按比例绘制的示意图，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，本发明附图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有单级rlc并联谐振网络结构示意图。

图2是采用现有单级rlc并联谐振网络射频放大器的结构示意图。

图3是采用现有多级rlc并联谐振网络射频放大器的结构示意图。

图4是图2所示射频放大器阻抗效果示意图。

图5是图3所示射频放大器阻抗效果示意图。

图6是本发明负载结构第一实施例结构示意图。

图7是本发明负载结构第二实施例结构示意图。

图8是本发明射频放大器第一实施例结构示意图。

图10是本发明射频放大器第二实施例结构示意图。

图9是本发明射频放大器带宽和增益平坦度的提升效果示意图。

图11是电压增益(25db)为基准来本发明负载结构对带宽及增益平坦度的提升效果示意图。

附图标记说明

c1、c2……cn表示不同的电容

l1、l2……ln表示不同的电感

r1、r2……rn表示不同的电阻

m1表示第一晶体管

m2表示第二晶体管

a-f表示不同的电气节点

1-stage、2-stage、3-stage表示不同的曲线。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。

如图6所示，本发明提供用于射频放大器的负载结构第一实施例，包括：

n个顺序串联的并联型rlc电路，第一个并联型rlc电路的第一连接端作为该负载结构的第一连接端a，第n个并联型rlc电路的第二连接端作为该负载结构的第二连接端b，第个并联型rlc电路的第二连接端(即第个并联型rlc电路的第一连接端)连接电源电压vdd；

其中，第m个并联型rlc电路器件参数和第(n-m+1)个并联型rlc电路器件构成一级rlc并联谐振网络，同级rlc并联谐振网络中同种器件参数相同，该负载结构具有级rlc并联谐振网络，n为2的倍数,n＞m。实际设计中，考虑到设计难度及芯片面积，n值不宜取值过大。

本实施例中，n＝4，即形成2级并联谐振网络，应当注意的是，本发明对于并联谐振网络对于级的划分，本发明每一级并联谐振网络由2个两个结构和参数完全相同的并联型rlc电路组成。

本实施例中，第一级并联谐振网络包括两个结构和参数完全相同的并联型rlc电路，每个并联型rlc电路由并联的第一电阻r0、第一电容c0和第一电感l0组成。

第二级并联谐振网络包括两个结构和参数完全相同的并联型rlc电路，每个并联型rlc电路由并联的第二电阻r1、第二电容c1和第二电感l1组成。

其中，r0≠r1，c0≠c1,l0≠l1；

如图7所示，本发明提供用于射频放大器的负载结构第二实施例，包括：

n个顺序串联的并联型rlc电路，第一个并联型rlc电路的第一连接端作为该负载结构的第一连接端，第n个并联型rlc电路的第二连接端作为该负载结构的第二连接端，第个并联型rlc电路的第二连接端连接电源电压vdd；

其中，第m个并联型rlc电路器件参数和第(n-m+1)个并联型rlc电路器件构成一级rlc并联谐振网络，同级rlc并联谐振网络中同种器件参数相同，该负载结构具有级rlc并联谐振网络，n为2的倍数,n＞m。实际设计中，考虑到设计难度及芯片面积，n值不宜取值过大。

本实施例中，n＝6，即形成3级并联谐振网络，应当注意的是，本发明对于并联谐振网络对于级的划分，本发明每一级并联谐振网络由2个两个结构和参数完全相同的并联型rlc电路组成。

本实施例中，第一级并联谐振网络包括两个结构和参数完全相同的并联型rlc电路，每个并联型rlc电路由并联的第一电阻r0、第一电容c0和第一电感l0组成。

第二级并联谐振网络包括两个结构和参数完全相同的并联型rlc电路，每个并联型rlc电路由并联的第二电阻r1、第二电容c1和第一二电感l1组成。

第三级并联谐振网络包括两个结构和参数完全相同的并联型rlc电路，每个并联型rlc电路由并联的第三电阻r2、第三电容c2和第三电感l2组成。

其中，r0≠r1≠r2，c0≠c1≠c2,l0≠l1≠l2；

应当理解的是，当元件被称作“连接”或“结合”到另一元件时，该元件可以直接连接或结合到另一元件，或者可以存在中间元件。不同的是，当元件被称作“直接连接”或“直接结合”到另一元件时，不存在中间元件。在全部附图中，相同的附图标记始终表示相同的元件。如在这里所使用的，术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合。应当以相同的方式解释用于描述元件或层之间的关系的其他词语(例如，“在……之间”和“直接在……之间”、“与……相邻”和“与……直接相邻”、“在……上”和“直接在……上”等)。

此外，还应当理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应当受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离根据本发明的示例性实施例的教导的情况下，以下所讨论的第一元件、组件、区域、层或部分也可以被称作第二元件、组件、区域、层或部分。

如图8所示，本发明提供一种所述负载结构第一实施例构成的射频放大器第一实施例，包括：

所述负载结构的第一连接端a连接该射频放大器第一输出端outn，其第二连接端b连接该射频放大器第二输出端outp；该实施例中，负载结构n＝2，即形成2级并联谐振网络；

有源放大结构，其第一连接端c连接该射频放大器第一输入端inn，其第二连接端d连接该射频放大器第二输入端inp，其第三连接端e连接该射频放大器第一输出端outn，其第四连接端f连接该射频放大器第二输出端outp。

所述有源放大结构包括：

第一晶体管m1，其第一连接端m1a连接该有源放大结构第三连接端e，其第二连接端m1b连接该有源放大结构第二连接端d，其第三连接端m1c连接地gnd；

第二晶体管m2，其第一连接端m2a连接该有源放大结构第四连接端f，其第二连接端m2b连接该有源放大结构第一连接端c，其第三连接端m2c连接地gnd；

可选择的，所述第一晶体管m1和第二晶体管m2是mosfet或bjt。

如图9所示，本发明提供一种所述负载结构第一实施例构成的射频放大器第二实施例，包括：

所述负载结构的第一连接端a连接该射频放大器第一输出端outn，其第二连接端b连接该射频放大器第二输出端outp；该实施例中，负载结构n＝6，即形成3级并联谐振网络；

有源放大结构，其第一连接端c连接该射频放大器第一输入端inn，其第二连接端d连接该射频放大器第二输入端inp，其第三连接端e连接该射频放大器第一输出端outn，其第四连接端f连接该射频放大器第二输出端outp。

所述有源放大结构包括：

第一晶体管m1，其第一连接端m1a连接该有源放大结构第三连接端e，其第二连接端m1b连接该有源放大结构第二连接端d，其第三连接端m1c连接地gnd；

第二晶体管m2，其第一连接端m2a连接该有源放大结构第四连接端f，其第二连接端m2b连接该有源放大结构第一连接端c，其第三连接端m2c连接地gnd；

可选择的，所述第一晶体管m1和第二晶体管m2是mosfet或bjt。

除非另有定义，否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。

以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。