滤波器元件和多工器以及通信设备的制作方法

本发明涉及滤波器技术领域，特别地涉及一种滤波器元件和多工器以及通信设备。

背景技术：

近年来的通信设备小型化和高性能趋势的加快，给射频前端提出了更高的挑战。在射频通信前端中，广泛采用了体声波滤波器。

体声波滤波器的为了避免其中的层叠结构受环境影响，对滤波器的性能和可靠性造成降低，第一种封装方式是采用上下两片晶片来进行封装。中间采用金属键合来密封，保证良好的气密性。制造谐振器的晶片通过封装晶片的通孔连接到下方的金属管脚pad上。此结构再焊接到封装基板上，整体再覆盖塑封材料，得到最终的滤波器芯片。这种封装形式能保证气密性，使滤波器的可靠性能得到保证，且不会受到外界湿度以及其他气体及杂质对滤波器性能造成的恶化。但有两方面的不利之处：一方面因为连接两片晶片的通孔走线较长，带来较大的金属损耗，会恶化插损；另一方面，由于要实现两片晶片的金属键合，所以在谐振器图形的周围需要在外部增加一圈用于密封键合的金属环（或称密封环），由于金属环需要有一定的宽度保证键合可靠，且要和内部所有的谐振器的图形有一定距离，所以金属环会占据较大的面积，一般来说，金属环占据的面积在20%~30%之间。所以从这方面来讲，折合到每颗芯片的成本会增加20%~30%。并且由于封装晶片的使用，又进一步增加了成本。

现有技术中的第二种封装方式是，在制造谐振器的晶片上直接连接金属焊球，然后把此晶片通过金属球焊接在封装基板上，芯片上方覆盖密封隔离结构，比如膜状结构或者其他形式的隔离结构，来将内部结构和外界隔离，然后再覆盖塑封材料，得到最终的滤波器元件。这种封装方式一方面避免了用于密封键合的金属环，缩小了芯片面积，另一方面也去掉了下方用于密封键合的晶片，进一步缩小了成本。另外，由于制造谐振器的晶片和封装基板直接连接，和下方封装的晶片的连接通孔也去掉了，因此这方面的金属损耗也消除了，所以整体插损也得到改善。

在实现本发明的过程中，发明人发现，第二种封装方式得到的滤波器，无法利用第一种封装方式所产生的输入输出以及对地的电容和电感耦合，性能会受到影响。具体来说，由于输入输出之间的电容耦合无法通过金属环来形成，带外抑制尤其是右侧带外抑制会有比较大的恶化。

技术实现要素：

有鉴于此，本发明提出一种滤波器元件和多工器以及通信设备，在不采用下晶圆和密封环的情况下，能够改善滤波器通带右侧抑制。

为实现上述目的，根据本发明的一个方面，提供了一种滤波器元件。

本发明的滤波器元件的滤波器版图中包含组成该滤波器的多个谐振器，以及包含输入管脚、输出管脚、一个或多个接地管脚；所述滤波器元件的封装基板包含输入管脚、输出管脚、一个或多个接地管脚；所述版图结构中还包含与所述接地管脚连接的金属连接线；所述金属连接线的一部分靠近输入管脚，另一部分靠近输出管脚，使所述滤波器的输入端和输出端之间形成耦合电容；并且/或者，所述封装基板的内部或表面还包含与所述接地管脚连接的金属连接线；所述金属连接线的一部分靠近输入管脚，另一部分靠近输出管脚，使所述滤波器的输入端和输出端之间形成耦合电容。

可选地，所述金属连接线沿所述版图的边缘布置，并且形成闭合的金属环或者形成不闭合的金属折线。

可选地，所述金属连接线沿所述封装基板的边缘布置，并且形成闭合的金属环或者形成不闭合的金属折线；或者，所述金属连接线沿所述封装基板的中部布置，与接地管脚连接，并且形成不闭合的金属折线。

可选地，所述金属连接线分布在所述多个谐振器所在的芯片的不同层。

可选地，所述金属连接线分布在所述封装基板的不同层。

可选地，所述耦合电容的电容值在0.5ff~5ff之间。

可选地，所述耦合电容的电容值在1ff~3ff之间。

可选地，滤波器晶片的管脚经由金属球连接到封装基板顶部的金属走线；滤波器晶片的上方及周边覆盖密封层。

根据本发明的第二方面，提供了一种多工器，包含本发明的滤波器元件。

根据本发明的第三方面，提供了一种通信设备，包含本发明的滤波器元件。

根据本发明的技术方案，在谐振器的版图或者在封装基板上通过特定的金属连线来形成所需的耦合，以此来移动对应的带外零点，从而有助于改善滤波器通带的右侧抑制。

附图说明

为了说明而非限制的目的，现在将根据本发明的优选实施例、特别是参考附图来描述本发明，其中：

图1是根据现有技术的第一种封装方式的示意图；

图2是根据现有技术的第二种封装方式的示意图；

图3a和图3b分别是根据现有技术中的体声波滤波器的上晶圆和下晶圆的图形的示意图；

图4是根据现有技术中的第二种封装方式的滤波器版图；

图5a和图5b是根据现有技术的密封环产生电容的示意图；

图6a至图6d是本发明实施方式中，对现有技术中的滤波器的输入输出端之间的耦合进行电路分析的示意图；

图7是本发明实施方式中，对于密封环接地和不接地对带外抑制的影响进行分析的示意图；

图8a至图8f是根据本发明实施方式的谐振器版图上设置连接线以形成耦合电容的示意图；

图9是根据现有技术中的封装基板上的图形的示意图；

图10a至图10f是根据本发明实施方式的在封装基板表面通过一段连接线形成耦合电容的示意图；

图10g至图10i是根据本发明实施方式的在封装基板中部通过一段连接线形成耦合电容的示意图；

图11a和图11b是根据本发明实施方式的增加输入输出之间的耦合电容对滤波器通常右侧抑制的改善的示意图；

图12a和图12b是在图11a和图11b的基础上，增加耦合电容至4ff之后的效果；

图13是根据本发明实施方式的插入损耗对比的示意图。

具体实施方式

本发明实施方式中，通过对右侧带外抑制恶化原因的分析，在谐振器的版图或者在封装基板上通过特定的金属连线来形成所需的耦合，以此来移动对应的带外零点，改善右侧抑制。

以下先对上述两种封装方式作进一步说明。图1是根据现有技术的第一种封装方式的示意图。如图1所示，第一种封装方式采用晶圆级封装，封装结构（molding）中晶圆1（wafer1）作为上晶圆，制造谐振器和管脚（pad），晶圆2（wafer2）作为下晶圆，上下两面制造管脚（pad），在pad的位置制造通孔，通过通孔把wafer1上的信号和地线连接出来。

wafer2下方的pad通过锡球或其他金属球（bump）连接到封装基板（laminate）的顶层金属走线（topmetal）上。laminate可包括多层金属，中间有介质层，共同组成一个多层结构，各层金属层可进行无源器件的集成和提供部分管脚之间的连接。最终wafer1和wafer2通过金属键合密封之后，上面覆盖塑封胶来进行封装。塑封胶采用环氧树脂，或者用于改善功率容量或者性能以及降低成本的其他特殊封装材料。

图2是根据现有技术的第二种封装方式的示意图。如图2所示，与第一种封装方式相比，第二种封装方式的主要区别就是下方的wafer2去除，制作有谐振器（resonator）的wafer1上的pad直接通过bump连接到封装基板（laminate）的顶部金属走线（topmetal）上。因为要保证wafer1上的谐振器处于密封状态，避免外界环境的影响，所以需要在wafer1上方覆盖密封层sealinglayer来隔离内部谐振器和外部环境。最后在此结构上方覆盖塑封胶来进行封装。

图3a和图3b分别是根据现有技术中的体声波滤波器的上晶圆和下晶圆的图形的示意图。图3a四周的区域sealring即是wafer1的金属密封环，密封环需要有一定的宽度以保证密封的可靠性，同时需要和内部谐振器有一定的距离，因此需要占据的面积较大，一般占整颗芯片（die）的20%~30%。图中s1~s4是串联谐振器，p1~p3是并联谐振器，串联和并联谐振器数量不受限制。图中各个谐振器之间的连接线被省略。图3b中四周的区域是wafer2的密封环，两片wafer通过晶圆级键合来键合到一起，以保证内部谐振器的密封性良好。同时在wafer2的pad上会制造通孔，连接到wafer2的另外一侧，另外一侧同时也会制造pad，来和其他封装结构连接。

图4是根据现有技术中的第二种封装方式的滤波器版图。这种封装方式只采用wafer1，且wafer1上的金属密封环结构被去除，里面的输入管脚in，输出管脚out和接地管脚g1，g2上方直接连接bump金属球，bump金属球连接到封装基板上。此种方式一方面去除了wafer2，另一方面去除了sealring，每片wafer制造的die数量更多，因此大大降低了成本；与此同时，因为wafer1和wafer2之间的连接通孔被去除了，这部分的金属损耗被消除，也会对插损有明显的改善。

图5a和图5b是根据现有技术的密封环产生电容的示意图。如图5a和图5b所示，密封环sealring与输入和输出的pad（in和out）有一定的距离，会产生电容c1和c2，从而形成耦合的效果。当sealring被去除，in和out之间的耦合电容也被消除。

图6a至图6d是本发明实施方式中，对现有技术中的滤波器的输入输出端之间的耦合进行电路分析的示意图。图6a中，输入端和输出端（图中黑点所示，下同）之间存在电容耦合，对带外传输零点会有移动，改变滤波器带外抑制特性。图6b中，输入端输出端之间存在电容耦合，并且sealring作为一段传输线，具有方框内的电容及电感元件的效应。图6c中，sealring中某段区域接地，从而形成与地之间的电感。图6d中sealring中某段区域接地从而具有对地电感，同时考虑sealring作为一段传输线，具有方框内的电容及电感元件的效应。

图7是本发明实施方式中，对于密封环接地和不接地对带外抑制的影响进行分析的示意图。图7中的实线和虚线分别对应于接地和不接地。从图7可以看出，通过接地的调节可以改善带外抑制特性。

根据以上的分析，本发明实施方式中，滤波器元件采用第二种封装方式，并且用连接线形成电容。因为去除了sealring之后，输入输出之间的耦合被消除了，滤波器带外抑制的右侧会恶化，因此需要额外形成输入输出之间的耦合电容，用来改善右侧带外抑制。连接线可以设置在谐振器版图上，或者封装基板，也可能二者兼具。

图8a至图8f是根据本发明实施方式的谐振器版图上设置连接线以形成耦合电容的示意图。如图8a至图8f所示，采用第二种封装方式时，wafer1上可以设置连接线8a至8f，各图中连接线8a至8f分别与接地管脚g1或g2连接，形成封闭的环形或者不封闭的折线。折线的形状和尺寸可以根据版图以及芯片边界的尺寸来改变。折线需要排布在芯片上输入管脚in和输出管脚out之间，in和out有一定的距离和包围长度，距离和包围长度决定了电容的大小。折线可在芯片内部不同层走线，需要尽量避开内部谐振器的图形，只在in和out之间建立电学耦合关系。同时需要考虑芯片边缘的制造规则，尽量不增加芯片尺寸。

图9是根据现有技术中的封装基板（laminate）上的图形的示意图。图9中部的圆形焊盘与接地管脚g1、g2连接，下方是封装基板中的通孔。图10a至图10i也有类似的圆形焊盘。图10a至图10f是根据本发明实施方式的在封装基板（laminate）表面通过一段连接线（10a~10f）形成耦合电容的示意图。如图10至图10f所示，连接线可以是沿封装基板的边缘分布。图10g至图10i是根据本发明实施方式的在封装基板中部通过一段连接线（10g~10i）形成耦合电容的示意图。这里的中部不限定于封装基板的几何中心，而是相对于上述的沿封装基板边缘分布而言，在图10g至图10i中的连接线（10g~10i）不沿封装基板边缘分布，并且连接线在与接地管脚连接时，可以是直接与接地管脚连接，如图10h和图10i；也可以是如图10g所示，连接线与中间的圆形焊盘连接，该圆形焊盘与接地管脚不在同一层，因此其经过通孔连接至接地管脚。在去除sealring之后，根据本发明实施方式，在封装基板表面或内部形成走线，并且在封装基板中还可以分层分布，并可通过和g1、g2的耦合进一步增加设计的灵活性。连接线需要排布在基板上输入管脚in和输出管脚out之间，in和out有一定的距离和包围长度，距离和包围长度决定了电容的大小。连接线可在基板内部不同层走线，需要尽量避开内部基板中的走线，只在in和out之间建立电学耦合关系。同时需要考虑封装基板边缘的制造规则，尽量不增加基板尺寸。

图11a和图11b是根据本发明实施方式的增加输入输出之间的耦合电容对滤波器通常右侧抑制的改善的示意图。在去除sealring之后，图中实线对应于增加耦合电容，虚线对应于未增加耦合电容。图11a表示邻带的抑制，图11b表示远带的抑制。从图中可以看出，通过耦合电容的加入，右侧2.52ghz附近的传输零点移动到2.54ghz附近，从而保证在2.54ghz以上的抑制都有改善。此区域的频段有b7发射端频率（2.5ghz~2.57ghz），b41（2.496ghz~2.69ghz）。对于远带抑制，几乎没有影响。上图中形成的电容约为2ff（飞法）。

图12a和图12b是在图11a和图11b的基础上，增加耦合电容至4ff之后的效果。从图12a和图12b中可以看出，虽然右侧抑制进一步改善，并且远带抑制（可参见图12b）也有改善，但左侧抑制有所恶化，因此上述的耦合电容需要在一定区间内。此区间可限定在0.5ff~5ff之间，更进一步的，可限定在1ff~3ff之间。

此外，因为不采用wafer2，所以相应也不存在用于连接wafer1和wafer2的通孔，这样金属电阻损耗减小，从而插损得以改善。如图13所示，图13是根据本发明实施方式的插入损耗对比的示意图，其中实线对应于本发明实施方式，虚线对应于存在wafer2时，wafer1和wafer2之间具有连接通孔的情形。从图13中可以看出采用本发明实施方式的技术方案，滤波器的插损有0.1db以上的改善。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，取决于设计要求和其他因素，可以发生各种各样的修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。