基于复合介质栅双晶体管光敏探测器的多电平移位电路的制作方法

本发明涉及一种基于复合介质栅双晶体管光敏探测器的多电平移位电路，属于集成电路领域。

背景技术：

ccd和cmos-aps作为当前最常见的两种成像器件，都具有各自的局限。ccd因其复杂的控制时序和电压要求，导致工作速度较慢，且不易集成；cmos-aps因其采用感光二极管，且结构复杂，导致填充系数低，满阱电荷小。

在已有专利cn201210442007.x中，一种双晶体管光敏探测器被提出，该传感器的特点是单个半导体器件即可实现完整的复位、感光以及读出的功能，从而构成一个完整的像素，可以极大地提高像素的填充因子。复合介质栅双晶体管光敏探测器作为新一代的成像器件，具有更快的工作速度、更大的填充系数、更多的满阱电荷且能和cmos工艺集成等特点，使其与ccd和cmos-aps相比具有先天优势。

传统的电平移位电路仅支持单一电平信号或双电平型号的移位和切换，无法满足复合介质栅光敏探测器所需的正压、负压、零电平和浮空四种信号的两两切换，因此需要专门设计针对复合介质栅双晶体管光敏探测器的多电平移位电路。

技术实现要素：

针对以上技术中存在的缺陷，本发明的目的在于提供一种基于复合介质栅双晶体管光敏探测器的多电平移位电路。

本发明的技术方案如下：

基于复合介质栅双晶体管光敏探测器的多电平移位电路，探测器单元包括mos-c部分和mosfet部分；所述复合介质栅双晶体管光敏探测器mos-c部分包括在p型半导体衬底上方依次叠设的第一层介质层、电荷耦合层、第一顶层介质层和第一控制栅极；所述复合介质栅双晶体管光敏探测器mosfet部分包括n型源极区、n型漏极区以及在所述p型半导体衬底上方依次叠设的第二层介质层、所述电荷耦合层、第二顶层介质层和第二控制栅极；复合介质栅双晶体管光敏探测器单元放置于n型阱中；所述复合介质栅双晶体管光敏探测器的n型源极区、n型漏极区、第二控制栅极、p型半导体衬底和n型阱这五个端口分别连接一个多电平移位电路，所述多电平移位电路包括预移位电路和移位电路，预移位电路与移位电路相连，所述移位电路的输出端与探测器单元的端口连接。

进一步地，所述预移位电路包括两个模拟输入信号、一个数字输入信号和一个模拟输出信号，其中，两个模拟输入信号分别为预移位正电压信号vvpp和预移位负电压信号vvpn，一个数字输入信号为预移位控制信号vin，一个模拟输出信号为预移位电压输出信号vpso；所述移位电路包括三个模拟输入信号和一个模拟输出信号，其中，三个模拟输入信号分别为移位正电压信号vphv、移位负电压信号vnhv和预移位电路的预移位电压输出信号vpso，一个模拟输出信号为移位电压输出信号vso。

进一步地，所述多电平移位电路还包括驱动电路，驱动电路分别与预移位电路和移位电路相连。

进一步地，所述驱动电路包括三个模拟输入信号和一个模拟输出信号，其中，三个模拟输入信号分别为驱动正电压信号vvpp、驱动负电压信号vvpn和预移位电路的预移位电压输出信号vpso，一个模拟输出信号为驱动电压输出信号vdo；所述移位电路包括三个模拟输入信号和一个模拟输出信号，其中，三个模拟输入信号分别为移位正电压信号vphv、移位负电压信号vnhv和驱动电路的驱动电压输出信号vdo，一个模拟输出信号为移位电压输出信号vso。

进一步地，所述多电平移位电路还包括信号补偿电路，信号补偿电路与移位电路相连，所述信号补偿电路的输出端与探测器单元的端口连接。

进一步地，所述信号补偿电路包括一个模拟输入信号和一个模拟输出信号，其中，一个模拟输入信号为移位电路的移位电压输出信号vso，一个模拟输出信号为信号补偿电压输出信号vo。

进一步地，多个探测器单元组成阵列，每行探测器单元的栅端相连构成字线，其漏端相连构成位线，其源端相连构成源线；所有探测器单元的衬底相连构成p衬底端，并将其放置在深n型阱内；所述源线、位线、字线、p衬底端和深n型阱分别连接一个所述多电平移位电路。

进一步地，所述源线、位线或字线设有多条，每一条都连接一个所述多电平移位电路。

进一步地，所述p衬底端或深n型阱设有多个，每个都连接一个所述多电平移位电路。

本发明提供了一种用于复合介质栅双晶体管光敏探测器的移位电路，可在一个电路中实现探测器的正压、负压、零电位、浮空四种信号的两两切换，相较于传统的仅支持单一电压信号或双电压信号的电平移位电路，本发明的电路在功耗、性能、兼容性等方面均更有优势。

附图说明

图1是本发明实施例中复合介质栅双晶体管光敏探测器的结构示意图；

图2是本发明实施例中多电平移位电路框图；

图3是本发明实施例1中多电平移位电路图；

图4是本发明实施例2中用于驱动光敏探测器单元的多电平移位电路框图；

图5是本发明实施例3中用于驱动光敏探测器阵列的多电平移位电路框图。

具体实施方式

本实施例采用的复合介质栅双晶体管光敏探测器的结构示意图如图1所示(详细的描述可参见专利cn201210442007.x)。复合介质栅双晶体管光敏探测器mos-c部分包括在p型半导体衬底上方依次叠设的第一层介质层、电荷耦合层、第二层介质层和第一控制栅极；复合介质栅双晶体管光敏探测器mosfet部分包括在p型半导体衬底上方依次叠设的第一层介质层、电荷耦合层、第二顶层介质层和第二控制栅极，其中，在p型半导体衬底中且靠近底层介质层的一侧设有n型源极区和n型漏极区，在p型半导体衬底中且底层介质层的下方设有阈值调节注入区。

复合介质栅双晶体管光敏探测器放置于n型阱中。具体制备过程如下：首先在晶圆的p型衬底上形成n型阱，接着在n型阱中形成p型半导体衬底，最后在p型半导体衬底上制造复合介质栅光敏探测器。n型阱与n型阱内的p型半导体衬底接触形成pn结。

复合介质栅双晶体管光敏探测器具有五个端口，分别为源端、漏端、栅端、p衬底端和n阱端，其中，源端、漏端和栅端对应于复合介质栅光敏探测器mosfet部分的n型源极区、n型漏极区和第二控制栅极，p衬底端对应于p型半导体衬底，n阱端对应于n型阱。复合介质栅双晶体管光敏探测器的这五个端口分别连接一个多电平移位电路。

针对上述复合介质栅双晶体管光敏探测器，本实施例提供一种多电平移位电路，包括预移位电路、驱动电路、移位电路和信号补偿电路，如图2所示。

预移位电路包括两个模拟输入信号、一个数字输入信号和一个模拟输出信号。两个模拟输入信号分别为预移位正电压信号vvpp和预移位负电压信号vvpn，一个数字输入信号为预移位控制信号vin，一个模拟输出信号为预移位电压输出信号vpso。预移位电路根据预移位控制信号vin的不同，将预移位电压输出信号vpso钳位在预移位正电压信号vvpp或预移位负电压信号vvpn上。

驱动电路包括三个模拟输入信号和一个模拟输出信号。三个模拟输入信号分别为驱动正电压信号vvpp、驱动负电压信号vvpn和预移位电路的预移位电压输出信号vpso，一个模拟输出信号为驱动电压输出信号vdo。驱动电路将预移位电路的预移位电压输出信号vpso的驱动能力放大后输出至驱动电压输出信号vdo上。

移位电路包括三个模拟输入信号和一个模拟输出信号。三个模拟输入信号分别为移位正电压信号vphv、移位负电压信号vnhv和预移位电路的预移位电压输出信号vpso或驱动电路的驱动电压输出信号vdo，一个模拟输出信号为移位电压输出信号vso。移位电路根据预移位电路的预移位电压输出信号vpso或驱动电路的驱动电压输出信号vdo的不同，将移位电压输出信号vso钳位在移位正电压信号vphv或移位负电压信号vnhv上。当采用预移位电路的预移位电压输出信号vpso作为移位电路的输入信号时，移位电路的移位电压输出信号vso驱动能力较弱；当采用驱动电路的驱动电压输出信号vdo作为移位电路的输入信号时，移位电路的移位电压输出信号vso驱动能力较强。

信号补偿电路包括一个模拟输入信号和一个模拟输出信号。一个模拟输入信号为移位电路的移位电压输出信号vso，一个模拟输出信号为信号补偿电路输出信号vo。信号补偿电路对移位电路的移位电压输出信号vso通路上的时钟馈通效应进行补偿后，得到信号补偿电压输出信号vo。

当采用移位电路的移位电压输出信号vso驱动复合介质栅光敏探测器(阵列)时，vso会产生信号失调，该失调大小因负载大小及类型而定。若vso的信号失调在可接受范围内，则可省略信号补偿电路；若vso的信号失调超出可接受范围，则需通过信号补偿电路，利用其输出信号vo驱动复合晶体管光敏探测器(阵列)。

实施例1

本实施例中，提供一种多电平移位电路，如图3所示。其中i1和m1～m8构成预移位电路，m9～m12为驱动电路，m13、m14为移位电路，m15～m19为信号补偿电路，灰色部分为深n阱。具体电路如下：预移位控制信号vin接晶体管m3的栅端和反相器i1的输入端，反相器i1的输出端接晶体管m4的栅端，晶体管m3、m4的源端均接地；晶体管m3的漏端接晶体管m1的源端、晶体管m2和晶体管m5的栅端，晶体管m4的漏端接晶体管m2的源端、晶体管m1的栅端和晶体m6的栅端，晶体管m1、m2、m5、m6的漏端均接预移位正电压信号vvpp，晶体管m5的源端接晶体管m7的漏端和晶体管m8的栅端，晶体管m6的源端接晶体管m8的漏端和晶体管m7、m9、m10的栅端，晶体管m9的源端与晶体管m10的漏端及晶体管m11、m12、m15、m16的栅端相连，晶体管m11的源端与晶体管m12的漏端及晶体管m13、m14的栅端相连，晶体管m15的源端与晶体管m16的漏端及晶体管m17、m18的栅端相连，晶体管m6、m9、m11、m15、m17的漏端与预移位正电压信号vvpp相连，晶体管m8、m10、m12、m16、m18的源端与预移位负电压信号vvpn相连，晶体管m13的漏端与驱动正电压信号vvpp相连，晶体管m14的源端与驱动负电压信号vvpn相连，晶体管m19的漏端与晶体管m13的源端和晶体管m14的漏端相连，晶体管m19的源端为信号补偿电路的输出信号vo。

当需要传输10v电压信号时，令vvpp＝10v、vvpn＝0v，vphv＝10v，vnhv＝0v，vin＝1.8v，此时vo＝10v。当需要传输-10v电压信号时，令vvpp＝1.8v、vvpn＝-10v，vphv＝1.8v，vnhv＝-10v，vin＝0v，此时vo＝-10v。当需要传输0v电压信号时，令vvpp＝1.8v、vvpn＝0v，vphv＝1.8v，vnhv＝0v，vin＝0v，此时vo＝0v。当需要传输浮空电压信号时，令vvpp＝1.8v、vvpn＝0v，vphv＝0v，vnhv＝0v，vin＝1.8v，此时vo＝0v。

实施例2

本实施例中，将上述多电平移位电路用于驱动复合介质栅双晶体管光敏探测器像素，如图4所示。c1、c2和m0构成了复合介质栅双晶体管光敏探测器，灰色部分为深n阱，多电平转换电路#1、#2、#3、#4和#5的输出分别连到为复合介质栅双晶体管光敏探测器的栅、漏、衬底、源和深n阱，为它们提供驱动电压。

实施例3

本实施例中，将上述多电平移位电路用于驱动复合介质栅双晶体管光敏探测器阵列，如图5所示。光敏探测器阵列共有2行2列。每行复合介质栅双晶体管光敏探测器栅端相连构成字线，漏端相连构成位线，源端相连构成源线；所有复合介质栅双晶体管光敏探测器衬底相连构成衬底，并将其放置在深n阱(图中灰色区域)内。多电平转换电路#1和#2的输出分别连到复合介质栅双晶体管光敏探测器阵列的字线，为其提供驱动电压；多电平转换电路#3和#4的输出分别连到复合介质栅双晶体管光敏探测器阵列的位线，为其提供驱动电压，多电平转换电路#5和#6的输出分别连到复合介质栅双晶体管光敏探测器阵列的源线，为其提供驱动电压，多电平转换电路#7和#8的输出分别连到复合介质栅双晶体管光敏探测器阵列衬底和深n阱，为其提供驱动电压。