一种步长可调的高精度模拟计数器电路及其测量方法与流程

本发明属于单光子探测技术领域，具体涉及一种步长可调的高精度模拟计数器电路及其测量方法。

背景技术：

单光子雪崩二极管（single-photonavalanchediode，spad）由于具有高增益、高时间分辨率、易于与cmos集成等优点逐渐被应用于生物荧光寿命成像（fluorescencelifetimeimagingmicroscopy，flim）以及光子飞行时间（timeofflight，tof）的测量中。

时间相关单光子计数（time-correlatedsinglephotoncounting，tcspc）与门控窗口法（gated-windowmethod，gw）是荧光寿命成像的两种主要方法，时间-数字转换器（time-to-digitalconverter，tdc）是tof测量的主要方法，这些方法均需要对特定时间段内到达的光子进行计数。

计数器包括数字计数器与模拟计数器，数字计数器一般由多个d触发器构成，所占面积大，不利于实现高密度的成像阵列。而模拟计数器一般利用电容的充放电实现计数，相对数字计数器而言，电路结构简单，面积小功耗低，有利于提高像素单元的填充系数，更适用于大规模的成像阵列。

随着人们对成像质量要求的日益提高，成像阵列规模不断扩大，时间分辨率不断提高，相应的计数器电路需要具备越来越小的面积与越来越高的精度。

因此，在保证计数器线性度的基础上，缩小计数器面积以提高像素单元的填充系数、提高计数器的输出摆幅以提高计数器的精度是亟待解决的问题。

技术实现要素：

发明目的：本发明的目的在于提供一种步长可调的高精度模拟计数器电路，针对计数器面积与精度的问题，能够实现高的量化精度，增强成像的可靠性；本发明的另一目的在于提供其测量方法，该方法具有良好的灵活性，且计数结果具备良好的线性度与保持性能。

技术方案：为实现上述目的，本发明提供如下技术方案：

一种步长可调的高精度模拟计数器电路，包括逻辑控制单元、计数单元、电压保持单元以及读出单元；所述的逻辑控制单元的输出端与电压保持单元的第一输入端和计数单元分别相连，所述的计数单元的输出端与电压保持单元的第二输入端相连，所述的电压保持单元的输出端与读出单元的输入端相连，所述的读出单元的输出端out连接到外部输出端。

进一步地，所述的逻辑控制单元的输入信号包括计数启动信号start、光子信号photon、计数结束信号stop，所述的逻辑控制单元产生的电压保持信号vh使能电压保持单元；所述的逻辑控制单元产生有效光子计数信号input使能计数单元工作，所述的计数单元外接参考电压vref控制计数范围；所述的读出单元通过输入像素单元的选择信号sel实现控制。

进一步地，所述的逻辑控制单元包括第一反相器电路inv1和第二反相器电路inv2，第一或门逻辑电路or1和第二或门逻辑电路or2，所述的计数启动信号start和计数结束信号stop共同决定计数时间段，所述的计数启动信号start和计数结束信号stop通过第一或门逻辑电路or1产生电压保持信号vh；所述的光子信号photon通过第一反相器电路inv1产生第一反相信号photonb，所述的电压保持信号vh通过第二反相器电路inv2产生第二反相信号vhb，第一反相信号photonb和电压保持信号vh通过第二或门逻辑电路or2产生有效光子计数信号input。

进一步地，所述的计数单元包括计数电容c2、五个nmos晶体管、六个pmos晶体管、第三反相器电路inv3以及保持电容c1；其中，所述的五个nmos晶体管包括mn1、mn2、mn3、mn4、mn5，所述的六个pmos晶体管包括mp1、mp2、mp3、mp4、mp5、mp6；所述的有效光子计数信号input接入mp3和mp4的栅极，控制计数电容c2的充电；所述的mn2、mn3、mn4和mp1、mp2共同组成五管运算放大器结构，mn2为五管运算放大器的尾电流管，mn2的栅极与mn1的栅极和漏极相连，mn1的栅极和漏极接外接电流源ibias，mn1与mn2的源极和衬底均接地，mn2的漏极接mn3和mn4的源极，mn3的栅极接外部参考电压vref，mn3和mn4的衬底均接地，mn3的漏极接mp1的栅极与漏极，mp1的栅极与漏极与mp2的栅极相连，mn4的漏极接mp2的漏极，为五管运算放大器的输出，mp1与mp2的衬底与源极均接电源vdd；mp3与mp4的栅极接有效光子计数信号input，mp3与mp4的源极与衬底均接电源vdd，mp3的漏极接mp2的漏极，mp2的漏极与mp5的栅极和保持电容c1的上极板相连，mp4的漏极接mp5的源极与衬底，mp5的源极与衬底与mn4的栅极相连，mp5的漏极接mp6的源极，mp6的源极与计数电容c2的上极板相连，mp6的栅极与第三反相器电路inv3的输出端相连，mp6的漏极接mn5的漏极，mn5的栅极与第三反相器电路inv3的输入端相连，第三反相器电路inv3的输入端接复位信号rst，mn5的源极与衬底接地，保持电容c1的下极板接地。

进一步地，所述的电压保持单元包括缓冲电路buffer、第一cmos传输门tg1、第二cmos传输门tg2；所述的缓冲电路buffer的输入端和计数电容c2的上极板相连，所述的缓冲电路buffer的输出端与第一cmos传输门tg1的输入端1、第二cmos传输门tg2的输入端1相连，所述的第一cmos传输门tg1的输出端2接pmos晶体管mp4的漏极，所述的第二cmos传输门tg2的输出端2接pmos晶体管mp6的衬底，所述的第一cmos传输门tg1、第二cmos传输门tg2由电压保持信号vh及其第二反相信号vhb控制。

进一步地，所述的读出单元包括两个pmos晶体管，两个pmos晶体管为mp7和mp8；所述的mp7的栅极接缓冲电路buffer的输出端，所述的mp7的漏极接地，所述的mp7的源极与衬底相连并接mp8的漏极，所述的mp8的栅极接像素单元的选择信号sel，所述的mp8的衬底接电源vdd，mp8的源极接到列总线上进行输出。

进一步地，包括复位阶段、等待阶段、计数阶段和电压读出阶段，具体包括以下步骤：

1）复位阶段：在像素阵列曝光之前将像素电路复位，当复位信号rst为高电平时电路不工作，此时mn5与mp6导通，计数电容c2上的电荷通过mn5与mp6放电，使得计数电容c2上电压值为0；当复位信号rst信号变为低电平，mn5与mp6截止，等待光子到来，复位完成；

2）等待阶段：复位信号rst变为低电平，但计数启动信号start信号仍为高电平时电路进入等待阶段，此时有效光子计数信号input为高电平，使得mp3与mp4截止，计数电容c2上的电压值始终为0v；

3）计数阶段：当计数启动信号start信号变为低电平时，该模拟计数器电路进入计数阶段；当光子到达时，光子信号photon为高电平，其第一反相信号photonb为低电平，通过第二或门逻辑电路or2产生低电平的有效光子计数信号input，使得mp3与mp4导通，从而使mp5截止；当光子离开后，通过逻辑控制单元产生高电平的有效光子计数信号input，使得mp3与mp4截止，mp5的栅极和源极电压均骤然降低，由于mp5的栅极接mn4的漏极，mp5的源极接mn4的栅极，受五管运算放大器的影响，mp5的栅极电压的下降速度快于源极电压，使mp5瞬间导通，产生一个导通电流注入到计数电容c2，使得计数电容c2电压上升；同时，mn4的栅极又是五管运算放大器结构的反相输入端，由于运算放大器的虚短特性，mn4的栅极电压vi逐渐等于输入参考电压vref，mp5的栅极和源极电压均逐渐上升，使得mp5关断，计数电容c2上电压值保持不变；当改变输入参考电压vref的值，mp5的导通时间也会随之发生变化，从而改变计数电容c2的电压阶梯步长；

4）电压读出阶段：当计数结束信号stop变为高电平时计数阶段结束，该模拟计数器电路进入电压读出阶段，此时电压保持信号vh变为高电平；为了防止在电压保持过程中mp5与mp6的衬底与漏端形成的pn结给计数电容c2充电或放电，缓冲电路buffer与第一cmos传输门tg1、第二cmos传输门tg2分别将计数电容c2上电压值接至mp5的衬底端与mp6的衬底端；当计数结束后，第一cmos传输门tg1、第二cmos传输门tg2在电压保持信号vh的控制下正常工作，此时mp5和mp6的衬底电位等于计数电容c2上的电压值；当像素单元的选择信号sel为低电平时mp8导通，计数电容c2上的电压值vc2通过mp7被读出到列总线上，通过读出计数电容c2上的电压值vc2即可计算出曝光时间段内探测到的光子数目n。

进一步地，步骤3）中，在所述的计数阶段，当改变输入参考电压vref的值，mp5的导通时间也会随之发生变化，从而改变计数电容c2的电压阶梯步长；其中，所述的保持电容c1的上极板接mp5的栅极。

进一步地，步骤4）中，所述的计算出曝光时间段内探测到的光子数目n具体为：每当一个光子到来时，计数电容c2上的电压值上升一个定值vstep，当曝光结束后计数电容c2上的电压值vc2与曝光时间段内检测到的光子数n成正比，根据公式vc2=n*vstep计算得到光子数目n。

有益效果：与现有技术相比，本发明的一种步长可调的高精度模拟计数器电路，结构简单，电路面积小，有利于提高像素单元的填充系数，增大电路密度和集成度；计数器电路具有大输出摆幅，低电位受限于mp6的阈值电压，接近地；高电位受限于mp5，只要使其在导通时工作在饱和区即可。能够实现高的量化精度，增强成像的可靠性；本发明的测量方法通过调节输入参考电压vref来调节输出电压步长，能够可靠的实现7位、8位、9位的分辨率，具有良好的灵活性，且计数结果具备良好的线性度与保持性能；本发明电路的制造工艺完全和cmos工艺兼容，各个电路之间的性能一致性好，制造成本低、成品率高。

附图说明

图1为模拟电压计数器电路结构框图；

图2为模拟电压计数器电路原理图；

图3为模拟电压计数器电路的工作时序图；

图4为模拟电压计数器电路的仿真结果图；

图5为模拟电压计数器电路不同精度下的仿真结果图。

具体实施方式

为了更好地理解本发明专利的内容，下面结合附图和具体实施例来进一步说明本发明的技术方案。

如图1-5所示，一种步长可调的高精度模拟计数器电路，包括逻辑控制单元、计数单元、电压保持单元以及读出单元；逻辑控制单元的输入信号包括计数启动信号start、光子信号photon、计数结束信号stop，通过逻辑控制单元产生有效光子计数信号input使能计数单元工作，并通过外接参考电压vref来控制计数单元的计数范围；逻辑控制单元的输出端与计数单元和电压保持单元的第一输入端分别相连，计数单元的输出端与电压保持单元的第二输入端相连，电压保持单元的输出端与读出单元的输入端相连；通过逻辑控制单元产生的电压保持信号vh使能电压保持单元；通过输入像素单元的选择信号sel来控制读出单元，读出单元的输出端out连接到外部输出端。

逻辑控制单元包括第一反相器电路inv1和第二反相器电路inv2，第一或门逻辑电路or1和第二或门逻辑电路or2，计数启动信号start和计数结束信号stop共同决定计数时间段，计数启动信号start和计数结束信号stop通过第一或门逻辑电路or1产生电压保持信号vh；光子信号photon通过第一反相器电路inv1产生第一反相信号photonb，电压保持信号vh通过第二反相器电路inv2产生第二反相信号vhb，第一反相信号photonb和电压保持信号vh通过第二或门逻辑电路or2产生有效光子计数信号input，有效光子计数信号input接入mp3和mp4的栅极，控制计数电容c2的充电。

计数单元包括计数电容c2、五个nmos晶体管、六个pmos晶体管、第三反相器电路inv3以及保持电容c1；其中，五个nmos晶体管包括mn1、mn2、mn3、mn4、mn5，六个pmos晶体管包括mp1、mp2、mp3、mp4、mp5、mp6；其中mn2、mn3、mn4和mp1、mp2共同组成五管运算放大器结构，mn2为五管运算放大器的尾电流管，mn2的栅极与mn1的栅极和漏极相连，mn1的栅极和漏极接外接电流源ibias，mn1与mn2的源极和衬底均接地，mn2的漏极接mn3和mn4的源极，mn3的栅极接外部参考电压vref，mn3和mn4的衬底均接地，mn3的漏极接mp1的栅极与漏极，mp1的栅极与漏极与mp2的栅极相连，mn4的漏极接mp2的漏极，为五管运算放大器的输出，mp1与mp2的衬底与源极均接电源vdd；mp3与mp4的栅极接有效光子计数信号input，mp3与mp4的源极与衬底均接电源vdd，mp3的漏极接mp2的漏极，mp2的漏极与mp5的栅极和保持电容c1的上极板相连，mp4的漏极接mp5的源极与衬底，mp5的源极与衬底与mn4的栅极相连，mp5的漏极接mp6的源极，mp6的源极与计数电容c2的上极板相连，mp6的栅极与第三反相器电路inv3的输出端相连，mp6的漏极接mn5的漏极，mn5的栅极与第三反相器电路inv3的输入端相连，第三反相器电路inv3的输入端接复位信号rst，mn5的源极与衬底接地，保持电容c1的下极板接地。

电压保持单元包括缓冲电路buffer、第一cmos传输门tg1、第二cmos传输门tg2；缓冲电路buffer的输入端和计数电容c2的上极板相连，缓冲电路buffer的输出端与第一cmos传输门tg1的输入端1、第二cmos传输门tg2的输入端1相连，第一cmos传输门tg1的输出端2接pmos晶体管mp4的漏极，第二cmos传输门tg2的输出端2接pmos晶体管mp6的衬底，传第一cmos传输门tg1、第二cmos传输门tg2由电压保持信号vh及其第二反相信号vhb控制。

读出单元包括两个pmos晶体管，两个pmos晶体管包括mp7、mp8。mp7的栅极接缓冲电路buffer的输出端，mp7的漏极接地，mp7的源极与衬底相连并接mp8的漏极，mp8的栅极接像素单元的选择信号sel，mp8的衬底接电源vdd，mp8的源极接到列总线上进行输出。

一种步长可调的高精度模拟计数器电路的测量方法，包括复位阶段、等待阶段、计数阶段和电压读出阶段；本申请中高电平为电源电压vdd，低电平为地电位。

（1）复位阶段：在像素阵列曝光之前将像素电路复位，当复位信号rst为高电平时电路不工作，此时mn5与mp6导通，计数电容c2上的电荷通过mn5与mp6放电，使得计数电容c2上电压值为0；当复位信号rst信号变为低电平，mn5与mp6截止，等待光子到来，复位完成；

（2）等待阶段：复位信号rst变为低电平，但计数启动信号start信号仍为高电平时电路进入等待阶段，此时有效光子计数信号input为高电平，使得mp3与mp4截止，计数电容c2上的电压值始终为0v；

（3）计数阶段：当计数启动信号start信号变为低电平时，该模拟计数器电路进入计数阶段；当光子到达时，光子信号photon为高电平，其第一反相信号photonb为低电平，通过第二或门逻辑电路or2产生低电平的有效光子计数信号input，使得mp3与mp4导通，从而使mp5的栅极和源极电压均为电源vdd，mp5截止；此时由于mp2的源极和漏极电压均为电源vdd，所以无电流流过mp2与mp4；当光子离开后，通过逻辑控制单元产生高电平的有效光子计数信号input，使得mp3与mp4截止，mp5的栅极和源极电压均骤然降低，使得mp2的漏端与源端之间产生电压差，从而产生镜像电流流过mp2与mn4；由于初始状态下mn4的栅极与漏极电压相等，所以当产生电流时mn4工作在饱和区；由于mp5的栅极接mn4的漏极，mp5的源极接mn4的栅极，由于mn4的放大作用，使得mp5的栅极电压的下降速度快于源极电压，使mp5瞬间导通，产生一个导通电流注入到计数电容c2，使得计数电容c2电压上升；同时，mn4的栅极又是五管运算放大器结构的反相输入端，由运算放大器的虚短特性，mn4的栅极电压vi逐渐等于输入参考电压vref，mp5的栅极和源极电压均逐渐上升，使得mp5关断，计数电容c2上电压值保持不变；当改变输入参考电压vref的值，mp5的导通时间也会随之发生变化，从而改变计数电容c2的电压阶梯步长；为了避免当光子离开后mp5的栅极电压下降过快，造成电路的不稳定，保持电容c1的上极板接mp5的栅极；此外，当mp5导通时，保持电容c1也分担了一部分输送给计数电容c2的充电电流，从而减小了电压上升的步长，有利于高精度计数器的实现；

（4）电压读出阶段：当计数结束信号stop变为高电平时计数阶段结束，该模拟计数器电路进入电压读出阶段，此时电压保持信号vh变为高电平；为了防止在电压保持过程中mp5与mp6的衬底与漏端形成的pn结给计数电容c2充电或放电，缓冲电路buffer与第一cmos传输门tg1、第二cmos传输门tg2分别将计数电容c2上电压值接至mp5的衬底端与mp6的衬底端；当计数结束后，第一cmos传输门tg1、第二cmos传输门tg2在电压保持信号vh的控制下正常工作，此时mp5和mp6的衬底电位等于计数电容c2上的电压值；当像素单元的选择信号sel为低电平时mp8导通，计数电容c2上的电压值vc2通过mp7被读出到列总线上；由于每当一个光子到来时，计数电容c2上的电压值就上升一个定值vstep，所以当曝光结束后计数电容c2上的电压值vc2与曝光时间段内检测到的光子数n成正比，根据公式vc2=n*vstep，通过读出计数电容c2上的电压值vc2即可计算出曝光时间段内探测到的光子数目n。

具体实施例：

本发明基于标准0.18μm的cmos工艺对上述应用于单光子探测器的步长可调的高精度模拟电压计数器电路进行了仿真，仿真参数具体如下：保持电容c1取40ff，计数电容c2取550ff，光子信号photon设为脉宽为200ns，周期为2us的脉冲信号，复位信号rst周期为1.024ms；基于以上仿真参数，本发明进行了时长30us的仿真，并得到如图4所示的仿真结果图。图中横坐标为仿真时间，纵坐标为输出端的电压值。由图4可知，当计数启动信号start和计数结束信号stop信号均为低电平时，该模拟计数器进入计数阶段。每当光子到达时，mp5的栅极和源极电压均为电源vdd，当光子离开后，mp5导通，产生导通电流给计数电容c2充电，va处的电压就上升一个固定台阶vstep，va处的电压值vc2与到达的光子数n呈良好的线性关系。当像素单元的选择信号sel为低电平时，mp8导通，储存在计数电容c2上的电压值vc2通过mp7与mp8输送到列总线上。通过读出计数电容上的电压值vc2即可计算出计数时间段内到达的光子数目n。

改变输入参考电压vref的值，该模拟电压计数器的输出电压步长发生改变。如图5所示，当输入参考电压vref分别为3v、2.6v和2.2v时，电压步长分别为5mv、10mv和15mv，可分别实现9位、8位与7位的精度，且该计数器的输出电压与到达的光子数有良好的线性关系，线性度达到99.998%，并且保持性能良好，当仿真时间为1ms时，电压变化约为2nv。