一种无外挂电容的驱动Buffer的动态miller补偿电路及其方法与流程

本发明涉及驱动buffer电路技术领域，特别涉及一种无外挂电容的驱动buffer的动态miller补偿电路及其方法。

背景技术：

开关电容电路在芯片中广泛使用，它需要使用参考电压。由于开关电容电路需要充放电，存在对参考电压的抽电流和灌电流的行为，因此对参考电压的带载能力和响应速度提出了很高的要求。

通常设计一个专门的驱动buffer产生参考电压，还需要增加挂片外电容，以提供足够的瞬态响应能力。但是，挂片外电容带来了成本、可靠性，以及pcb布线及面积等问题。

技术实现要素：

本发明的目的在于提供一种无外挂电容的驱动buffer的动态miller补偿电路及其方法，当去掉片外电容仍然能够保持电路很好的稳定性和响应速度，具有节省成本、提高集成度、减小pcb面积的优点，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：一种无外挂电容的驱动buffer的动态miller补偿电路，包括开关电容电路、驱动buffer电路和多路选择逻辑单元，所述开关电容电路还包括开关电容外围电路、总电容c1和总开关s1；所述驱动buffer电路还包括驱动buffer外围电路、补偿电容cm和补偿电阻rm；其中，

所述开关电容外围电路连接总电容c1，所述总电容c1连接总开关s1，所述总开关s1连接驱动buffer电路输出的参考电压vrefo；所述驱动buffer外围电路连接串联的补偿电容cm与补偿电阻rm；所述多路选择逻辑单元输出的数字编程控制位r_sel与数字编程控制位c_sel分别连接补偿电容cm与补偿电阻rm。

所述buffer外围电路由增益级、输出级、电阻和电阻；其中，所述增益级的负极连接基准电压vrefi，增益级的正极连接串联的电阻r1与电阻r2，所述输出级的输入端与增益级211的输出端连接，输出级的输出端连接串联的电阻r1与电阻r2，以及输出参考电压vrefo。

优选的，所述开关电容电路与多路选择逻辑单元还同时连接时钟信号ph。

优选的，所述补偿电容cm与补偿电阻rm并联在输出级的输入端与输出端之间。

一种无外挂电容的驱动buffer的动态miller补偿电路的补偿方法，其特征在于：包括以下步骤，

s1：在驱动buffer外围电路中接入miller补偿电路，即串联的补偿电容cm与补偿电阻rm，并将补偿电容cm与补偿电阻rm设计为数字控制位可调节；

s2：引入一组多路选择器，用于产生补偿电容cm与补偿电阻rm的数字控制位，每一位均由一个独立的多路选择器输出，可以输出如下四种波形中的任意一种：固定0、固定1、时钟ph、反相时钟/ph；这里ph是开关电容电路1的工作时钟；

s3：对开关电容电路、驱动buffer电路以及多路选择逻辑单元进行联合仿真，目标是优化驱动buffer电路的稳定性和建立速度，分别优化时钟ph为0和为1时，驱动buffer电路的miller补偿电容cm与补偿电阻rm的取值；

s4：最终的优化结果，反映为补偿电阻rm与补偿电容cm的多路选择器阵列的一组取值，它能够实现在开关电容电路1的每个工作相位下，驱动buffer电路具有稳定、快速响应的性能。

与现有技术相比，本发明的有益效果是：

本发明提出的一种无外挂电容的驱动buffer的动态miller补偿电路及其方法，当去掉片外电容后，通过在buffer外围电路中增加miller补偿电路，即串联的补偿电容cm与补偿电阻rm，从而用于电路的稳定性补偿，以保证电路的稳定，使电路在去掉片外电容仍然能够保持很好的稳定性和响应速度，具有节省成本、提高集成度、减小pcb面积的优点。

附图说明

图1为本发明的电路原理框图；

图2为本发明的驱动buffer的电路原理图；

图3为本发明的多路选择逻辑产生原理图；

图4为本发明的多路选择逻辑控制波形图一；

图5为本发明的多路选择逻辑控制波形图二；

图6为本发明的驱动buffer轻载且无miller补偿时的极点分布图；

图7为本发明的驱动buffer轻载时，开启miller补偿后的极点分布图；

图8为本发明的驱动buffer重载时，不开启miller补偿时的极点分布图。

图中：1、开关电容电路；11、开关电容外围电路；2、驱动buffer电路；21、驱动buffer外围电路；211、增益级；212、输出级；3、多路选择逻辑单元。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一：

参阅图1-2，一种无外挂电容的驱动buffer的动态miller补偿电路，包括开关电容电路1、驱动buffer电路2和多路选择逻辑单元3，开关电容电路1还包括开关电容外围电路11、总电容c1和总开关s1；驱动buffer电路2还包括驱动buffer外围电路21、补偿电容cm和补偿电阻rm；其中，

开关电容外围电路11连接总电容c1，总电容c1连接总开关s1，总开关s1连接驱动buffer电路2输出的参考电压vrefo；驱动buffer外围电路21连接串联的补偿电容cm与补偿电阻rm；多路选择逻辑单元3输出的数字编程控制位r_sel与数字编程控制位c_sel分别连接补偿电容cm与补偿电阻rm。

由于总开关s1的通断与多路选择逻辑单元3的逻辑产生通过控制时钟ph的输出值控制，故当控制时钟ph输出值为0时，开关s1断开，电容c1与驱动buffer电路2断开，此时驱动buffer电路2输出极点可能与驱动buffer电路2内部极点很靠近，因此可通过启用miller补偿电路，即串联的补偿电容cm与补偿电阻rm，将内部极点进一步降低，来确保稳定性。

而当控制时钟ph输出值为1时，开关s1闭合，电容c1与驱动buffer电路2连接，此时驱动buffer电路2输出极点成为主极点，造成miller补偿反而会恶化，故可通过关闭miller补偿电路，即串联的补偿电容cm与补偿电阻rm，将内部极点推高，来确保稳定性。

因此，通过多路选择逻辑单元3产生的数字编程控制位r_sel与数字编程控制位c_sel来实现与控制时钟ph的同相联动，或者反相联动控制，可以根据不同的负载情况情形调整，也可以根据实际测试情况进行调整优化。

buffer外围电路21由增益级211、输出级212、电阻r1和电阻r2；其中，增益级211的负极连接基准电压vrefi，增益级211的正极连接串联的电阻r1与电阻r2，输出级212的输入端与增益级211的输出端连接，输出级212的输出端连接串联的电阻r1与电阻r2，以及输出参考电压vrefo；补偿电容cm与补偿电阻rm并联在输出级212的输入端与输出端之间。

基于增益级211与输出级212构成的两极结构，以及设置于增益级211与输出级212的miller补偿电路，即补偿电阻rm与补偿电容cm，从而实现一种名为“零极点分裂”技术，以用于电路的稳定性补偿，使得在去掉片外电容后，仍然能够保持很好的稳定性和响应速度。

因开关电容电路1与多路选择逻辑单元3还同时连接时钟信号ph，故可用于实现开关电容电路1与驱动buffer电路2的联动控制，使得驱动buffer电路2总是保持最佳的速度和稳定性。

为了更好的展现驱动buffer的动态miller补偿电路的补偿流程，本实施例现提出一种无外挂电容的驱动buffer的动态miller补偿电路的补偿方法，包括以下步骤，

s1：在驱动buffer外围电路21中接入miller补偿电路，即串联的补偿电容cm与补偿电阻rm，并将补偿电容cm与补偿电阻rm设计为数字控制位可调节。

s2：引入一组多路选择器，用于产生补偿电容cm与补偿电阻rm的数字控制位，每一位均由一个独立的多路选择器输出，可以输出如下四种波形中的任意一种：固定0、固定1、时钟ph、反相时钟/ph；这里ph是开关电容电路1的工作时钟。

s3：对开关电容电路1、驱动buffer电路2以及多路选择逻辑单元3进行联合仿真，目标是优化驱动buffer电路2的稳定性和建立速度，分别优化时钟ph为0和为1时，驱动buffer电路2的miller补偿电容cm与补偿电阻rm的取值。

s4：最终的优化结果，反映为补偿电阻rm与补偿电容cm的多路选择器阵列的一组取值，它能够实现在开关电容电路1的每个工作相位下，驱动buffer电路2具有稳定、快速响应的性能。

实施例二：

参阅图3，一种多路选择逻辑产生及控制方法，将补偿电阻rm设为4位可编程控制位r_sel，补偿电容cm设为4位可编程控制位c_sel，每个控制位由一个mux4:1的多路选择器输出，可选择0、1、ph、/ph四种波形中的一种，其中/ph是指ph的反相时钟；若选择0或者1输出，即为普通的寄存器配置，将该位配置设为固定的0或者1；若选择ph或者/ph输出，便实现与控制时钟ph的同相联动，或者反相联动控制。

参阅图4-5，c_sel[3]与c_sel[2]与ph形成反相联动映射，而c_sel[1]和c_sel[0]为固定配置值；r_sel[3]与r_sel[2]与ph形成同相联动映射，而r_sel[1]和r_sel[0]为固定配置值；假设c_sel每个位分别控制的电容为2pf、1pf、0.5pf、0.25pf；r_sel每个位分别控制的电阻为40k、20k、10k、5k，那么在t1时刻，buffer输出为重负载，对应的miller补偿为0pf+70k，主极点在buffer输出；在t2时刻，buffer输出为空载，对应的miller补偿为3pf+10k，主极点在buffer内部。

参阅图6-8，从运放的稳定性及补偿原理，我们得知：对于一个2极点的运放如果要稳定，相位裕度需要在60度以上为宜，此时单位增益带宽内有且只能有1个极点，称为主极点。也就是说，次极点一定要设置在环路带宽外，并且频率通常为单位增益带宽的2～4倍左右。

如图6所示，是驱动buffer轻载且无miller补偿时的极点分布图，其中p1是内部极点，p2是外部极点。可见，此时buffer必然不稳定。

如图7所示，是驱动buffer轻载时，开启miller补偿后的极点分布图。miller补偿使得p1大幅降低，变为p1’，同时也压低了单位增益带宽，使得单位增益带宽内只有一个极点p1’，而输出极点p2没有变，只是处于单位增益带宽之外了，于是稳定性得到解决。

如图8所示，是驱动buffer重载时，不开启miller补偿时的极点分布图。p1是内部极点没有变化，但是外部极点p2大幅降低到了p2’，从而使得单位增益带宽内只有一个极点p2’，而内部极点p1移到了单位增益带宽之外了，于是稳定性得到解决。

综上所述：本无外挂电容的驱动buffer的动态miller补偿电路及其方法，将开关电路中的控制时钟ph，引入到buffer的miller补偿控制中，使得buffer的miller补偿与开关电容电路的工作时序形成联动，并且这种联动控制方案可以灵活编程和修改，从而在去掉片外电容时，仍然能够保持很好的稳定性和响应速度，因而可有效解决现有设计问题。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。