端口复用电路及电子设备的制作方法

1.本发明涉及集成电路技术领域，具体涉及一种用于芯片引脚的端口复用电路及电子设备。


背景技术：

2.随着科技日新月异的进步，人们可以制造出规模庞大、结构负载、集成度很高的集成电路。他们拥有较大的芯片内核面积和较多的外围端口。芯片的内核电路，完成芯片的主要功能；而端口承担着电路内部电路与外围器件的沟通，通过铜丝或金丝等邦定丝与外部相连，二者缺一不可。但在一些的应用场合，系统设计人员对集成电路功能的要求并不很高，甚至有些单一，此时芯片内核电路的规模相对较小，集成度较低。
3.随着电路设计工艺的进步，完成同样的功能，器件所需要的面积越来越小，但电路的端口有时会受到到封装外形的限制，所占用的面积变化不大。在一些有大电流流过的端口，需要采用较大直径的邦定丝，端口的版图面积甚至更大。相对于日益缩小的内部电路面积，端口所占用的面积在整个电路中的比重日渐增大，减小电路端口的个数，成为版图工程师缩小电路面积，减小电路成本的一种较为现实可靠的方法。在保持电路封装及端口数量不变的情况下，只有减少测试端口的数量，才是一种直接有效的方法。
4.在整个集成电路设计流程中，电路的测试是一项非常重要的步骤，在电路走向市场之前，需要对电路的各项参数进行全面准确的测试。为此，电路设计工程师需要在电路中增加测试模块，同时通过测试端口引导电路进入测试态，并通过端口读出测试的数据。
5.传统的电路测试，一般以多端口复用技术实现不同的测试功能，这就需要芯片具有多个pin(引脚)才能实现电路测试，但在某些情况下，芯片可以使用的pin(引脚)十分有限，这时如何使用单引脚实现达到多种测试功能就特别有意义。


技术实现要素：

6.为了解决上述技术问题，本公开提供了一种用于芯片引脚的端口复用电路及电子设备，可实现单端口的多功能复用，有效减少芯片上的端口数量。
7.一方面本公开提供了一种端口复用电路，其包括：
8.供电模块，包括串联连接在供电端与地之间的第一电流源与第一电容，该第一电流源与第一电容的连接节点与一外部端口连接；
9.第一比较器，该第一比较器的同相输入端连接前述第一电流源与第一电容的连接节点，反相输入端接入第一参考电压，输出端提供第一比较信号；
10.选择模块，与前述第一比较器的输出端连接，具有多个输出端口，用于根据时钟信号与前述第一比较信号选择前述多个输出端口的其中之一导通。
11.优选地，该端口复用电路还包括：
12.时钟信号发生器，该时钟信号发生器的输出端连接前述选择模块，用以提供前述时钟信号。
13.优选地，该选择模块具有接入前述时钟信号的第一输入端口、接入前述第一比较信号的第二输入端口和接入复位信号的第三输入端口，
14.并且，前述多个输出端口包括第一输出端口、第二输出端口、第三输出端口和第四输出端口。
15.优选地，该选择模块包括：
16.第一选择单元，该第一选择单元具有第一触发器、第一或非门、第二或非门和第二触发器，
17.其中，该第一触发器的置位端连接该第一触发器的第二状态输出端，控制端作为前述第一输入端口接入前述时钟信号，复位端作为前述第三输入端口接入前述复位信号；
18.前述第一或非门的输入端分别连接前述第一触发器的第一状态输出端和前述第二或非门的输出端；
19.该第二或非门的输入端分别连接前述第一或非门的输出端和前述第三输入端口，该第二或非门的输出端与前述第二触发器的控制端连接；
20.前述第二触发器的置位端作为前述第二输入端口接入前述第一比较信号，复位端连接前述第三输入端口，前述第二触发器的第一状态输出端作为前述第一输出端口。
21.优选地，该选择模块还包括：
22.第二选择单元，该第二选择单元具有第三触发器、第三或非门、第四或非门和第四触发器，
23.其中，该第三触发器的置位端连接该第三触发器的第二状态输出端，控制端与前述第一触发器的第二状态输出端连接，复位端与前述第三输入端口连接；
24.前述第三或非门的输入端分别连接该第三触发器的第一状态输出端和前述第四或非门的输出端；
25.该第四或非门的输入端分别连接前述第三或非门的输出端和前述第三输入端口，该第四或非门的输出端与前述第四触发器的控制端连接；
26.该第四触发器的置位端连接前述第二输入端口，复位端连接前述第三输入端口，该第四触发器的第一状态输出端作为前述第二输出端口。
27.优选地，该选择模块还包括：
28.第三选择单元，该第三选择单元具有第五触发器、第五或非门、第六或非门和第六触发器，
29.其中，该第五触发器的置位端连接该第五触发器的第二状态输出端，控制端与前述第四触发器的第二状态输出端连接，复位端与前述第三输入端口连接；
30.前述第五或非门的输入端分别连接前述第五触发器的第一状态输出端和前述第六或非门的输出端；
31.该第六或非门的输入端分别连接前述第五或非门的输出端和前述第三输入端口，该第六或非门的输出端与前述第六触发器的控制端连接；
32.该第六触发器的置位端连接前述第二输入端口，复位端连接前述第三输入端口，该第六触发器的第一状态输出端作为前述第三输出端口。
33.优选地，该选择模块还包括：
34.第四选择单元，该第四选择单元具有第七触发器、第七或非门和第八或非门，
35.其中，该第七触发器的置位端连接该第七触发器的第二状态输出端，控制端与前述第五触发器的第二状态输出端连接，复位端与前述第三输入端口连接；
36.前述第七或非门的输入端分别连接前述第七触发器的第一状态输出端和前述第八或非门的输出端；
37.该第八或非门的输入端分别连接前述第七或非门的输出端和前述第三输入端口，该第八或非门的输出端作为前述第四输出端口。
38.优选地，该时钟信号发生器包括：
39.串联连接在供电端与地之间的第二电流源和第二电容；
40.第二比较器，该第二比较器的同相输入端连接与该第二电流源和第二电容的连接节点连接，反相输入端接入第二参考电压；
41.缓冲器，连接于该第二比较器的输出端和前述选择模块的第一输入端口之间；
42.开关管，该开关管的第一端与前述第二比较器的同相输入端连接，第二端接地，控制端与该缓冲器的输出端连接，接入前述时钟信号。
43.优选地，该第一触发器、第二触发器、第三触发器、第四触发器、第五触发器、第六触发器和第七触发器的其中任一为的d触发器。
44.另一方面本公开提供了一种电子设备，包括以上所述的端口复用电路。
45.本发明的有益效果是：本公开提供的一种用于芯片引脚的端口复用电路及应用有该端口复用电路的电子设备，其中，该端口复用电路包括：供电模块，具有串联连接在供电端与地之间的第一电流源与第一电容，该第一电流源与第一电容的连接节点与一外部端口(pin)连接；第一比较器，该第一比较器的同相输入端连接前述第一电流源与第一电容的连接节点，反相输入端接入第一参考电压，输出端提供第一比较信号；选择模块，与该第一比较器的输出端连接，具有多个输出端口(如high、open、low_cn、low_ct)，用于根据时钟信号(clk)与前述第一比较信号(vout)选择该多个输出端口(high、open、low_cn、low_ct)的其中之一导通，该端口复用电路以该第一比较器的输出结果识别该外部端口(pin)的状态，通过选择模块判定该输出结果在时钟信号(clk)的不同周期的不同状态，来确定电路内部如high、open、low_cn、low_ct等端口的输出信号的电平，其中有一个信号变为高电平后，即上电检测完毕，以此实现对单端口的多功能复用，同时有效减少芯片上的端口数量，降低了静电释放(electro static discharge，esd)的风险，也能节省成本。
附图说明
46.通过以下参照附图对本发明实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚。
47.图1示出本公开实施例提供的一种端口复用电路的结构示意图；
48.图2示出图1所示的端口复用电路中时钟信号发生器的电路示意图；
49.图3示出图1所示的端口复用电路中选择模块的电路示意图；
50.图4示出图1所示的端口复用电路中第一输出端口导通时各个信号的时序图；
51.图5示出图1所示的端口复用电路中第二输出端口导通时各个信号的时序图；
52.图6示出图1所示的端口复用电路中第三输出端口导通时各个信号的时序图；
53.图7示出图1所示的端口复用电路中第四输出端口导通时各个信号的时序图。
具体实施方式
54.为了便于理解本发明，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的较佳实施例。但是，本公开可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本公开的内容的理解更加透彻全面。
55.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
56.下面，参照附图对本公开进行详细说明。
57.图1示出本公开实施例提供的一种端口复用电路的结构示意图，图2示出图1所示的端口复用电路中时钟信号发生器的电路示意图，图3示出图1所示的端口复用电路中选择模块的电路示意图。
58.参考图1，本公开实施例提供了一种用于芯片引脚的端口复用电路100，其至少包括：供电模块110、第一比较器140和选择模块130，
59.其中，该供电模块110包括串联连接在供电端vdd与地之间的第一电流源iref1与第一电容c1，该第一电流源iref1与第一电容c1的连接节点与一外部端口pin连接；
60.该第一比较器140的同相输入端连接到该第一电流源iref1与第一电容c1的连接节点，反相输入端接入第一参考电压vref1，输出端提供第一比较信号vout；
61.该选择模块130与第一比较器140的输出端连接，具有多个输出端口(如high、open、low_cn、low_ct)，用于根据时钟信号clk与前述第一比较信号vout选择前述多个输出端口(如high、open、low_cn、low_ct)的其中之一导通。
62.进一步地，该选择模块130具有接入时钟信号clk的第一输入端口、接入第一比较信号vout的第二输入端口和接入复位信号por的第三输入端口，并且，前述的多个输出端口包括第一输出端口high、第二输出端口open、第三输出端口low_cn和第四输出端口low_ct。
63.进一步地，该端口复用电路100还包括时钟信号发生器120，该时钟信号发生器120的输出端连接选择模块130，用以提供该时钟信号clk。
64.进一步地，该时钟信号发生器120例如是但不限于振荡器(oscillator，osc)。
65.在本实施例中，该振荡器120具体包括：第二电流源iref2、第二电容c2、第二比较器121、缓冲器122和开关管t1，其中，该第二电流源iref2和第二电容c2串联连接在供电端vdd与地之间；该第二比较器121的同相输入端连接与该第二电流源iref2和第二电容c2的连接节点连接，反相输入端接入第二参考电压vref2；缓冲器122连接于该第二比较器121的输出端和选择模块130的第一输入端口之间；开关管t1的第一端与该第二比较器121的同相输入端连接，第二端接地，控制端与该缓冲器122的输出端连接，接入时钟信号clk。
66.在本实施例中，例如参与构成振荡器120的第二比较器121具有与第一比较器140相同的传输延时，这样可以提高该外部端口pin的状态检测精度，方便电路设计，避免逻辑出错。
67.参考图3，本实施例中的选择模块130至少包括有：第一选择单元131、第二选择单元132、第三选择单元133和第四选择单元134。
68.具体的，在本实施例中，该第一选择单元131具有第一触发器i0、第一或非门i5、第二或非门i6和第二触发器i7，
69.其中，该第一触发器i0的置位端d连接该第一触发器i0的第二状态输出端q非，控制端作为前述第一输入端口接入前述时钟信号clk，复位端set作为前述的第三输入端口接入复位信号por；第一或非门i5的输入端分别连接第一触发器i0的第一状态输出端q和第二或非门i6的输出端；该第二或非门i6的输入端分别连接第一或非门i5的输出端和前述第三输入端口，该第二或非门i6的输出端与第二触发器i7的控制端连接；而该第二触发器i7的置位端d作为前述的第二输入端口接入第一比较信号vout，复位端set连接前述第三输入端口接入复位信号por，第二触发器i7的第一状态输出端q作为前述的第一输出端口high。
70.在本实施例中，该第二选择单元132具有第三触发器i1、第三或非门i8、第四或非门i9和第四触发器i10，
71.其中，该第三触发器i1的置位端连接该第三触发器i1的第二状态输出端q非，控制端与第一触发器i0的第二状态输出端q非连接，复位端set与前述第三输入端口连接；第三或非门i8的输入端分别连接该第三触发器i1的第一状态输出端q和第四或非门i9的输出端；该第四或非门i9的输入端分别连接前述第三或非门i8的输出端和前述第三输入端口，该第四或非门i9的输出端与前述第四触发器i10的控制端连接；该第四触发器i10的置位端d连接前述第二输入端口接入第一比较信号vout，复位端set连接前述第三输入端口接入复位信号por，该第四触发器i10的第一状态输出端作为前述第二输出端口open。
72.在本实施例中，该第三选择单元133具有第五触发器i3、第五或非门i11、第六或非门i12和第六触发器i13，
73.其中，该第五触发器i3的置位端d连接该第五触发器i3的第二状态输出端q非，控制端与前述第四触发器i10的第二状态输出端q非连接，复位端set与前述第三输入端口连接，接入复位信号por；该第五或非门i11的输入端分别连接第五触发器i3的第一状态输出端q和第六或非门i12的输出端；该第六或非门i12的输入端分别连接第五或非门i11的输出端和前述第三输入端口，该第六或非门i12的输出端与第六触发器i13的控制端连接；该第六触发器i13的置位端d连接前述第二输入端口接入第一比较信号vout，复位端set连接前述第三输入端口接入复位信号por，且该第六触发器i13的第一状态输出端q作为前述第三输出端口low_cn。
74.在本实施例中，该第四选择单元134具有第七触发器i4、第七或非门i14和第八或非门i15，
75.其中，该第七触发器i4的置位端d连接该第七触发器i4的第二状态输出端q非，控制端与前述第五触发器i3的第二状态输出端q非连接，复位端set与前述第三输入端口连接，接入复位信号por；该第七或非门i14的输入端分别连接第七触发器i4的第一状态输出端q和第八或非门i15的输出端；该第八或非门i15的输入端分别连接第七或非门i14的输出端和第三输入端口，且该第八或非门i15的输出端作为前述第四输出端口low_ct。
76.进一步地，该第一触发器i0、第二触发器、第三触发器i1、第四触发器i10、第五触发器i3、第六触发器i13和第七触发器i4的其中任一为的d触发器。
77.在本实施例中，该选择模块130利用串行输入的时钟信号clk和复位信号por的脉宽占空比的调控，以及当前d触发器第二状态输出端q非的状态电平作为下一级d触发器的时钟控制信号，实现依次连接的第一触发器i0、第三触发器i1、第五触发器i3和第七触发器i4的并行输出，并利用该第一触发器i0输出的第一状态q1、第三触发器i1输出的第一状态
q2、第五触发器i3输出的第一状态q3和第七触发器i4输出的第一状态q4分别通过多个或非门与d触发器的逻辑组件完成对应选择单元中输出端口(如high、open、low_cn、low_ct)的信号电平设计，在其中有一个输出信号变为高电平后，即上电检测完毕，将状态锁存住，以此实现对单端口的多功能复用。
78.进一步地，第三选择单元133可以根据应用情况进行复用，比如想要n种输出状态，可以用n个第三选择单元133以上图中相同的连接形式依次连接。
79.在本实施例中，该用于芯片引脚的端口复用电路100能在芯片上电时，利用供电模块中第一电流源iref1对第一电容c1进行充电上拉，以改变连接有外部端口pin的该第一电流源iref1和第一电容c1的连接节点电位的上升速度，采用振荡器120来产生时钟信号clk，以第一比较器140的输出结果(第一比较信号vout)识别该外部端口pin的状态，通过选择模块130判定该输出结果(第一比较信号vout)在时钟信号clk的不同周期的不同状态，来确定电路内部如high、open、low_cn、low_ct等端口的输出信号的电平，在其中有一个输出信号变为高电平后，即上电检测完毕，将状态锁存住。以此实现对单端口的多功能复用，同时有效减少芯片上的端口数量，同时降低静电释放(electro static discharge，esd)的风险，也能节省成本。
80.图4示出图1所示的端口复用电路中第一输出端口导通时各个信号的时序图，图5示出图1所示的端口复用电路中第二输出端口导通时各个信号的时序图，图6示出图1所示的端口复用电路中第三输出端口导通时各个信号的时序图，图7示出图1所示的端口复用电路中第四输出端口导通时各个信号的时序图。
81.参考图4，当该端口复用电路100的第一输出端口high导通输出时，芯片上电后，第一比较器140输出的第一比较信号vout先于时钟信号clk第一个上升沿电平输出为1，当时钟信号clk在第一个上升沿到来时，选择模块130的第一选择单元131中，第一触发器i0输出的第一状态q1的状态变为1，第一或非门i5和第二或非门i6构成的rs锁存器的输出端v1的状态由0变为1，第二触发器i7的置位端d接入第一比较信号vout，其第一状态输出端q作为该选择模块130的第一输出端口high，输出端v1的信号作为该第二触发器i7的时钟控制信号，此时将第一比较信号vout传递到第一输出端口high，该第一输出端口high输出信号的状态变为1，因此第二选择单元132中第三或非门i8和第四或非门i9构成的rs锁存器的输出端v2输出信号的状态会一直为0，因此，第二输出端口open、第三输出端口low_cn与第四输出端口low_ct的输出信号的状态会一直为0。
82.参考图5，当该端口复用电路100的第二输出端口open导通输出时，芯片上电后，第一电流源iref1对第一电容c1充电，充电时间若为t0，则
83.t0＝vref1*c1/iref1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(1)
84.公式(1)中，vref1第一参考电压，c1是第一电容c1的容值，iref1表示第一电流源iref1提供的基准电流，不考虑该第一比较器140的传输延时，时钟信号clk的周期若为t1，则
85.t1＝vref1*c1/iref1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(2)
86.该公式(2)中各参数表示与公式(1)中相同。通过设置c1以及iref1的值，使得t1《t0《2*t1，因此，第一比较器140输出的第一比较信号vout在时钟信号clk的第一个周期之后且第二个周期到来之前状态变为1，因此第一或非门i5和第二或非门i6构成的rs锁存器的
输出端v1的状态由0变为1时，第一比较信号vout的状态为0，传递给第一输出端口high，该第一输出端口high输出信号的状态维持0，而第三或非门i8和第四或非门i9构成的rs锁存器的输出端v2的状态由0变为1时，第一比较信号vout的状态为1，传递给第二输出端口open，该第二输出端口open输出信号的状态变为1，因此第五或非门i11和第六或非门i12构成的rs锁存器的输出端v3的状态始终为0，即第三输出端口low_cn与第四输出端口low_ct的输出信号的状态维持0。
87.其中在时钟信号clk的第一个周期之后可以适当增大第一电流源iref1提供的基准电流的大小，使得外部端口pin的电位上升速度变快。因为芯片的引脚通常会有寄生电容，如果寄生电容过大会使得在时钟信号clk的第二个周期来临时，该外部端口pin的电位没有上升到第一参考电压vref1以上，则该第一比较器140就不能翻转，这将会导致逻辑出错，因此可以在时钟信号clk第一个周期之后适当增大该第一电流源iref1提供的基准电流的大小以克服寄生电容的影响，这样可以减小第一电容c1的面积，节省成本。
88.在本实施例中，该外部端口pin例如还对地接有电容(cap)，在下文中，如果不需要进行时间编程，这里将该外接的电容(cap)命名为cn，当需要进行时间编程时，将该外接的电容(cap)命名为ct。
89.参考图6，当该端口复用电路100的第三输出端口low_cn导通输出时，即不需要进行时间编程时，该外接的电容cn的充电时间若为t1，则
90.t1＝vref1*(cn+c1)/iref1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(3)
91.公式(3)中，cn为该外接的电容cn的容值，当(n-1)*t1《t1《n*t1时，如图6所示，第一比较器140输出的第一比较信号vout的状态在时钟信号clk的第(n-1)*t1个周期与n*t1个周期之间变为1，当时钟信号clk的第n个上升沿来时，第三输出端口low_cn的输出信号的状态变为1，其余输出端口的信号状态维持0，并将信号锁存住，上电检测完毕。
92.在本实施例中，第三选择单元133可以根据应用情况进行复用，比如想要n种输出状态，可以用n个第三选择单元133以上图3中相同的连接形式依次连接，通过设计电容cn的容值大小，以对应多个时钟信号clk的周期，能在芯片内部设置多个状态，丰富芯片检测功能，提高该端口复用电路100的实用性。
93.参考图7，当该端口复用电路100的第四输出端口low_ct导通输出时，即需要进行时间编程时，此时命名该外接的电容命名为ct，芯片上电后，时钟信号clk计数n个周期之后，第一比较器140输出的第一比较信号vout的状态仍然为0，而第四输出端口low_ct的输出信号的状态变为1，此时，可以利用芯片接收的第四输出端口low_ct的输出信号，通过调节该第一电流源iref1提供的基准电流的大小及第一参考电压vref1来产生该外接的电容ct的时间参数(充电时间)t2：
94.t2＝vref1*(c1+ct)/iref1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(4)
95.公式(4)中，ct为该外接的电容ct的容值，通常外接电容ct的容值会远大于第一电容c1的容值，因此在公式(4)中可以忽略c1进行简化；如果因外接的电容ct比较大时，时钟信号clk计数n个周期之后，第一比较器140仍然没有翻转输出，则第四输出端口low_ct输出的信号变为高电平，并将该信号状态锁存，上电检测完毕，此时可通过调节电容ct的大小，获得不同的时间参数(充电时间t2)，实现对时间参数的编程功能。
96.另一方面本公开实施例也提供了一种电子设备(未示出)，如移动电源、车载电源
等，该电子设备包括以上实施例所述的端口复用电路100，该端口复用电路100内置于该电子设备中所起到的作用是实现对单端口的多功能复用。
97.综上所述，本公开实施例提供的用于芯片引脚的端口复用电路100及应用有该端口复用电路100的电子设备，其中，该端口复用电路100包括：供电模块110，具有串联连接在供电端vdd与地之间的第一电流源iref1与第一电容c1，该第一电流源iref1与第一电容c1的连接节点与一外部端口pin连接；第一比较器140，该第一比较器140的同相输入端连接第一电流源iref1与第一电容c1的连接节点，反相输入端接入第一参考电压vref1，输出端提供第一比较信号vout；选择模块130，与该第一比较器140的输出端连接，具有多个输出端口(high、open、low_cn、low_ct)，用于根据时钟信号clk与第一比较信号vout选择该多个输出端口(high、open、low_cn、low_ct)的其中之一导通，该端口复用电路100以该第一比较器140输出的第一比较信号vout，识别该外部端口pin的状态，通过选择模块130判定该第一比较信号vout在时钟信号clk的不同周期的不同状态，来确定电路内部如high、open、low_cn、low_ct等端口的输出信号的电平，其中有一个信号变为高电平后，即上电检测完毕，以此实现对单端口的多功能复用，同时有效减少芯片上的端口数量，降低了静电释放(electro static discharge，esd)的风险，也能节省成本。
98.应当说明的是，在本公开的描述中，需要理解的是，术语“上”、“下”、“内”等指示方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本公开的限制。
99.此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
100.最后应说明的是：显然，上述实施例仅仅是为清楚地说明本公开所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。