一种避免选择性塞孔过程磨板露基材的方法与流程

本发明涉及一种电路板，具体涉及一种避免选择性塞孔过程磨板露基材的方法。

背景技术：

现有技术中有采用树脂塞孔或者绿油塞孔的方式。pcb使用树脂塞孔这制程常是因为bga零件，因为传统bga可能会在pad与pad间做via到背面去走线，但是若bga过密导致via走不出去时，就可以直接从pad钻孔做via到别层去走线，再将孔用树脂填平镀铜变成pad，也就是俗称的vip制程(viainpad)，若只是在pad上做via而没有用树脂塞孔，就容易造成漏锡导致背面短路以及正面的空焊。

pcb树脂塞孔的制程包括钻孔、电镀、塞孔、烘烤、研磨，钻孔后将孔镀通，接着再塞树脂烘烤，最后就是研磨将之磨平，磨平后的树脂因为不含铜，所以还要再度一层铜上去将它变成pad，这些制程都是在原本pcb钻孔制程前做的，也就是先将要塞孔的孔处理好，然后再钻其他孔，照原本正常的制程走。

一般绿油开窗的是导通孔，也就是孔径在0.35mm以上的插件孔，因是用来插件的故不能有起绝缘作用的绿油在孔内。绿油塞孔部分主要是后续在smt生产中有bga的多层板主板等才塞孔，孔径在0.35mm以下的pth孔，塞孔的原因是防止这些非零件孔在长年的自然环境中，被酸碱氧化与腐蚀后造成短路，引起电性不良，故要做塞孔

同时需要进行选择性树脂塞孔，pofv和精细线路制作的线路板产品，由于经过多次沉铜板电和减铜流程，存在铜厚不均的问题，制作3mil/3mil精细线路缺陷率较高，难以实现量产。

技术实现要素：

本发明针对上述问题，发明了一种有效控制选择性塞孔、pofv产品制作过程蚀刻底铜厚度、解决3mil/3mil精细线路缺陷率高问题、避免树脂塞孔后的盖孔减铜流程的避免选择性塞孔过程磨板露基材的方法。

本发明是通过以下技术方案来实现的：一种避免选择性塞孔过程磨板露基材的方法，先制作所有的孔；将大孔和小孔电镀6-8um的铜；先制作塞孔via对应的背钻孔；选择性电镀，先将塞孔via孔镀至完成铜厚，面铜、压接孔和不塞via用干膜覆盖，对1.5mm以上的大孔，在距离孔口0.3-1mm距离区域干膜开出单边为6-15mil的圆环凸起，在选择性电镀环节镀高，避免在后续磨板环节，将大孔孔口磨露基材；选择性塞孔，塞住小孔和背钻孔；磨板，磨去塞孔树脂，以及磨平大孔孔口突出的铜环，铜环保护大孔孔口的铜面，不被磨露基材。

优选地，所述对1.5mm以上的大孔，在距离孔口0.5mm距离区域干膜开出单边为7mil的圆环凸起。

优选地，对1.5mm以上的大孔，在距离孔口0.9mm距离区域干膜开出单边为14mil的圆环凸起。

本发明避免选择性塞孔过程磨板露基材的方法具有以下有益效果：

1.有效控制选择性塞孔、pofv产品制作过程蚀刻底铜厚度，解决3mil/3mil精细线路缺陷率高问题；

2.避免树脂塞孔后的盖孔减铜流程；

3.解决选择性塞孔流程磨板大孔露基材的问题；

通过选择性电镀，分孔电镀，有效控制压接孔孔铜偏厚的问题。

附图说明

图1为现有磨板露基材受损示意图；

图2-图5为本发明避免选择性塞孔过程磨板露基材的方法每步流程后的结构示意图。

图6-图8为本发明避免选择性塞孔过程磨板露基材的方法每步流程后的结构示意图。

具体实施方式

为了便于本领域技术人员的理解，下面将结合具体实施例对本发明作进一步的详细描述。

如图1所示，现有技术中电路板存在磨板露基材问题，塞孔表面被磨损的示意图。

如图2-图5所示，现有技术的对选选择性塞孔的加工示意图，如图2所示，为镀孔后的结构示意图，图中电路板1，铜层2，电镀层3，树脂层4。如图2所示，为褪膜后的结构示意图，图中电路板1，铜层2，电镀层3。如图4所示，为塞树脂的结构示意图，图中电路板1，铜层2，电镀层3，树脂层4。如图5所示，磨板露基材的结构示意图，图中电路板1，铜层2，电镀层3，背钻孔5。

如图6-图8所示，一种避免选择性塞孔过程磨板露基材的方法，图中电路板1，铜层2，电镀层3，树脂层4，减铜到6-8um，先制作所有的孔；电镀，将大孔和小孔电镀6-8um的铜；背钻，先制作塞孔via对应的背钻孔5，压接孔背钻暂时不做；选择性电镀，先将塞孔via孔镀至完成铜厚，面铜、压接孔和不塞via用干膜覆盖，先不电镀，但1.5mm以上的大孔(孤立孔)，在距离孔口0.5mm距离区域干膜开出单边+8mil的圆环窗，在选择性电镀环节镀高，避免在后续磨板环节，将大孔孔口磨露基材；选择性塞孔，塞住小孔和背钻孔；磨板，磨去塞孔树脂，以及磨平大孔孔口突出的铜环8，铜环8保护大孔孔口的铜面，不被磨露基材；微蚀减铜，通过微蚀减铜3-5um；沉铜板电6-8um镀cap，蚀刻底铜控制在18-25um以内，且底铜均匀性良好；图形电镀，镀线路铜和大孔(孤立孔)和压接孔孔铜；背钻和钻pth孔，背钻钻压接孔背钻。

本发明避免选择性塞孔过程磨板露基材的方法中的实施例一，所述对1.5mm以上的大孔，在距离孔口0.5mm距离区域干膜开出单边为7mil的圆环凸起。

本发明避免选择性塞孔过程磨板露基材的方法中的实施例二，对1.5mm以上的大孔，在距离孔口0.9mm距离区域干膜开出单边为14mil的圆环凸起。

本发明避免选择性塞孔过程磨板露基材的方法基于选择性电镀，选择性塞孔，微蚀减铜流程控制，在选择性塞孔/pofv设计条件下，可实现3mil/3mil精细线路制作。需保护选择性电镀，选择性塞孔，微蚀减铜流程组合设计(分孔选择性电镀工具制作方案)，大孔磨板保护铜环，不单指选择性电镀和选择性塞孔流程。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的技术人员应当理解，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行同等替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神与范围。

技术特征：

1.一种避免选择性塞孔过程磨板露基材的方法，其特征在于：先制作所有的孔；将大孔和小孔电镀6-8um的铜；先制作塞孔via对应的背钻孔；选择性电镀，先将塞孔via孔镀至完成铜厚，面铜、压接孔和不塞via用干膜覆盖，对1.5mm以上的大孔，在距离孔口0.3-1mm距离区域干膜开出单边为6-15mil的圆环凸起，在选择性电镀环节镀高，避免在后续磨板环节，将大孔孔口磨露基材；选择性塞孔，塞住小孔和背钻孔；磨板，磨去塞孔树脂，以及磨平大孔孔口突出的铜环，铜环保护大孔孔口的铜面，不被磨露基材。

2.根据权利要求1所述的避免选择性塞孔过程磨板露基材的方法，其特征在于：所述对1.5mm以上的大孔，在距离孔口0.5mm距离区域干膜开出单边为7mil的圆环凸起。

3.根据权利要求1所述的避免选择性塞孔过程磨板露基材的方法，其特征在于：对1.5mm以上的大孔，在距离孔口0.9mm距离区域干膜开出单边为14mil的圆环凸起。

技术总结
本发明涉及一种避免选择性塞孔过程磨板露基材的方法，先制作所有的孔；将大孔和小孔电镀6‑8um的铜；先制作塞孔via对应的背钻孔；选择性电镀，先将塞孔via孔镀至完成铜厚，面铜、压接孔和不塞via用干膜覆盖，对1.5mm以上的大孔，在距离孔口0.3‑1mm距离区域干膜开出单边为6‑15mil的圆环凸起，在选择性电镀环节镀高，避免在后续磨板环节，将大孔孔口磨露基材；选择性塞孔，塞住小孔和背钻孔；磨板，磨去塞孔树脂，以及磨平大孔孔口突出的铜环，铜环保护大孔孔口的铜面，不被磨露基材。本发明避免选择性塞孔过程磨板露基材的方法具有效控制选择性塞孔、POFV产品制作过程蚀刻底铜厚度、解决3mil/3mil精细线路缺陷率高问题、避免树脂塞孔后的盖孔减铜流程等优点。

技术研发人员：刘慧民;东国秀;付陈洲
受保护的技术使用者：东莞森玛仕格里菲电路有限公司
技术研发日：2020.10.19
技术公布日：2021.01.01