DAC电容阵列、SAR型模数转换器及模数转换方法与流程

dac电容阵列、sar型模数转换器及模数转换方法
技术领域
1.本发明涉及集成电路技术领域，特别涉及一种dac电容阵列、一种sar型模数转换器及一种模数转换方法。


背景技术：

2.sar型模数转换器(successive approximation adc，sar adc)中最重要的模块是数模转换器(digital analog converter，dac)，而dac最常用的架构是电容阵列。如图1所示，电容阵列中每个电容的上极板公共连接作为输出，而另一侧的下极板通过数字控制模块使其接不同的电压，从而在上极板得到相应的模拟信号，实现数模转换。在图1中，a端为电容的上极板，b端为电容的下极板。如图2所示，电容阵列中以最小的电容为单位电容，其余电容的大小以2的整数次幂递增。图2中的vinp和vinn，为外界输入的差分电压。在sar型模数转换器的采样阶段，两个采样开关闭合，电容下极板均接在参考电压vref上，以电容c
4p
为例，其上极板电位为vinp，下极板电位为vref，这样c
4p
就被充上了c
4p
×
(vref
‑
vinp)的电荷，输入信号vinp被保存在了电容之中。采样结束后，进入量化阶段，所谓量化就是把输入信号vinp
‑
vinn这个模拟量用数字量表示出来。
3.在sar型模数转换器的量化阶段，从高位到低位依次对各电容下极板的连接状态进行控制。以图2为例，在量化的初始阶段，若比较器的比较结果是dac正负端电压差v
p
‑
v
n
＝vinp
‑
vinn>0，为了使dac两端电压逼近，需要减小正端dac的电压，这可以通过翻动图2中的c
4p
来实现，即，将c
4p
的下极板从接参考电压vref改为接地vss，此时，dac产生下一个模拟电压给比较器，再次比较dac正负端电压差，根据比较结果对电容c
3p
或c
3n
进行翻动，以此类推，直至电容c
1p
或c
1n
动作完毕，上述每次比较的结果组合起来得到最终的数字信号输出。
4.现在最常用的电容阵列开关方式是从最高位电容开始翻动直到最低位电容。电容翻动，其下极板电压改变，公共上极板的总电荷量虽然不变，但会在各个电容之间进行重新分配，这就造成了电容的充放电，由于电容下极板开关存在一定的电阻，因此在电容翻动后到电容电压建立(指电容充放电完成，整个dac达到稳定状态，电容上极板电压稳定)需要一定的时间，而只有在上极板电压稳定后才能进行下一轮的量化，因此这是限制adc速度的主要原因。而在高精度的应用中，高位电容的容值很大，rc时间常数大使得电容电压的建立时间很长，由于量化过程中的每一次比较都必须等电容电压建立完成，所以高位电容的电压建立时间限制了adc的量化速度。
5.为了解决上述问题，目前最普遍的做法一种是增大控制开关的尺寸以减小控制开关的导通电阻使其具有更强的驱动能力，然而这一做法并没有直接解决高位电容电压建立时间长的问题，而且这种做法给参考电压产生电路制造了新的困难；另一种做法是减小单位电容使得高位电容的权重/电容值相应减小，但是受到噪声的影响以及制作工艺的限制单位电容无法无限制缩小，使用较小的单位电容必然会降低模数转换器的精度，可能需要额外的校准电路去解决，其成本较高且对于电容电压建立时间的改善效果有限。


技术实现要素：

6.有鉴于此，本发明旨在提出一种dac电容阵列、sar型模数转换器及模数转换方法，能够极大地缩短sar型模数转换器在量化过程中电容电压的建立时间，有效提高其量化速度。
7.为达到上述目的，本发明的技术方案是这样实现的：
8.一种dac电容阵列，包括：第一电容阵列和第二电容阵列；所述第一电容阵列包括单位电容和电容组；所述电容组中的各电容按照电容权重大小以2的m次幂的方式依次排列；其中，m为非负整数；所述单位电容为所述第一电容阵列的最低位电容，所述电容组中电容权重最大的电容为所述第一电容阵列的最高位电容；所述单位电容的下级板接参考电压，所述电容组中各电容的下极板通过与该电容对应的多路选择开关选择接参考电压或接地；所述第二电容阵列的组成、各电容排列方式以及各电容下级板的连接方式均与所述第一电容阵列相同；
9.所述第一电容阵列中各电容的上极板均通过第一采样开关连接至差分输入电压的一个输入端，所述第二电容阵列中各电容的上极板均通过第二采样开关连接至差分输入电压的另一个输入端；
10.所述第一电容阵列中的各电容分组形成第一高段电容阵列和第一低段电容阵列，所述第一高段电容阵列中各电容权重与所述第一低段电容阵列中各电容权重满足预设比例关系；所述第一高段电容阵列的上极板与所述第一低段电容阵列的上极板之间设置有第一连接开关；
11.所述第二电容阵列中的各电容分组形成第二高段电容阵列和第二低段电容阵列，所述第二高段电容阵列中各电容权重与所述第二低段电容阵列中各电容权重满足所述预设比例关系；所述第二高段电容阵列的上极板与所述第二低段电容阵列的上极板之间设置有第二连接开关。
12.优选地，所述预设比例关系为：
[0013][0014]
其中，c
mn
～c
m1
分别为所述第一高段电容阵列中各电容的权重，c
ln
～c
l0
分别为所述第一低段电容阵列中各电容的权重；或者，
[0015]
c
mn
～c
m1
分别为所述第二高段电容阵列中各电容的权重，c
ln
～c
l0
分别为所述第二低段电容阵列中各电容的权重。
[0016]
优选地，所述第一连接开关和所述第二连接开关均为自举开关。
[0017]
根据本发明其中一实施例，还提供了一种sar型模数转换器，包括：数字控制模块、比较器、以及上述任意一项所述的dac电容阵列；
[0018]
所述第一电容阵列的输出端连接至所述比较器的一个输入端，所述第二电容阵列的输出端连接至所述比较器的另一个输入端；
[0019]
所述比较器的输出端连接所述数字控制模块；
[0020]
所述数字控制模块用于根据所述比较器的比较结果控制所述第一电容阵列和所述第二电容阵列中各电容的下极板接所述参考电压或接地。
[0021]
进一步地，所述sar型模数转换器还包括：隔离放大器；
[0022]
所述第一电容阵列的输出端通过所述隔离放大器连接至所述比较器的一个输入端，所述第二电容阵列的输出端通过所述隔离放大器连接至所述比较器的另一个输入端。
[0023]
进一步地，所述数字控制模块包括第一数字控制模块和第二数字控制模块；
[0024]
所述第一数字控制模块用于根据所述比较器的比较结果控制所述第一电容阵列中各电容的下极板接所述参考电压或接地；
[0025]
所述第二数字控制模块用于根据所述比较器的比较结果控制所述第二电容阵列中各电容的下极板接所述参考电压或接地。
[0026]
优选地，所述第一电容阵列与所述第二电容阵列以所述比较器的横向中心轴线对称设置。
[0027]
根据本发明其中一实施例，还提供了一种模数转换方法，应用于上述任意一项所述的sar型模数转换器，所述方法包括：
[0028]
步骤一：闭合所述第一采样开关、所述第二采样开关、所述第一连接开关和所述第二连接开关，以使所述sar型模数转换器进入采样阶段；在所述采样阶段，所述第一电容阵列和所述第二电容阵列中各电容的下极板均接所述参考电压；
[0029]
步骤二：采样结束后，断开所述第一采样开关、所述第二采样开关、所述第一连接开关和所述第二连接开关；所述数字控制模块根据所述比较器的比较结果，从高位到低位依次控制所述第一低段电容阵列或所述第二低段电容阵列中除所述单位电容以外的各电容的下极板接地，获得所述第一低段电容阵列中除所述单位电容以外的各电容的量化结果作为第一量化结果，并获得所述第二低段电容阵列中除所述单位电容以外的各电容的量化结果作为第二量化结果；
[0030]
步骤三：将所述第一量化结果复制到所述第一高段电容阵列中各电容的下极板；将所述第二量化结果复制到所述第二高段电容阵列中各电容的下极板；
[0031]
步骤四：将所述第一低段电容阵列和所述第二低段电容阵列中各电容的下极板均接所述参考电压；
[0032]
步骤五：闭合所述第一连接开关和所述第二连接开关；所述数字控制模块根据所述比较器的比较结果，从高位到低位依次控制所述第一低段电容阵列或所述第二低段电容阵列中除所述单位电容以外的各电容的下极板接地，获得最终的量化结果。
[0033]
优选地，所述采样结束后，断开所述第一采样开关、所述第二采样开关、所述第一连接开关和所述第二连接开关，包括：
[0034]
采样结束后，先断开所述第一采样开关和所述第二采样开关之后，再断开所述第一连接开关和所述第二连接开关。
[0035]
优选地，所述数字控制模块根据所述比较器的比较结果，从高位到低位依次控制所述第一低段电容阵列或所述第二低段电容阵列中除所述单位电容以外的各电容的下极板接地，包括：
[0036]
当所述第一电容阵列的输出端数值大于所述第二电容阵列的输出端数值时，所述数字控制模块控制所述第一电容阵列中相应电容的下极板接地；
[0037]
当所述第一电容阵列的输出端数值小于所述第二电容阵列的输出端数值时，所述数字控制模块控制所述第二电容阵列中相应电容的下极板接地。
[0038]
本发明所述的dac电容阵列、sar型模数转换器及模数转换方法，通过对现有的dac电容阵列进行分组，以形成电容权重满足预设比例关系的低段电容阵列和高段电容阵列，并在sar型模数转换器的量化阶段，采用低段电容阵列的量化结果来代替高段电容阵列的量化结果，由于低段电容阵列中的各电容权重/电容值比高段电容阵列中的各电容权重/电容值小得多，因此能够大大节省某个电容翻动后整个电容阵列的电压建立时间，从而有效地提高sar型模数转换器的量化速度。
[0039]
本发明的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
[0040]
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施方式及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
[0041]
图1为现有的dac电容阵列中单个电容的连接示意图；
[0042]
图2为现有的dac电容阵列的结构示意图；
[0043]
图3为本发明实施例所述的dac电容阵列的结构示意图；
[0044]
图4为本发明实施例所述的sar型模数转换器的结构示意图；
[0045]
图5为本发明实施例所述的模数转换方法流程图；
[0046]
图6为本发明实施例所述的sar型模数转换器在采样阶段各开关和各电容的连接状态图；
[0047]
图7为本发明实施例中在低段电容阵列代替高段电容阵列进行量化时的各开关的连接状态图；
[0048]
图8为本发明实施例中在低段电容阵列代替高段电容阵列进行量化后，低段电容阵列的量化结果图；
[0049]
图9为本发明实施例中将低段电容阵列的量化结果复制到高段电容阵列后，各开关和各电容的连接状态图；
[0050]
图10为本发明实施例中在比较器前端加入隔离放大器的连接示意图。
[0051]
附图标记说明
[0052]1‑
第一采样开关
ꢀꢀꢀꢀꢀꢀ2‑
第二采样开关
ꢀꢀ3‑
第一连接开关
[0053]4‑
第二连接开关
ꢀꢀꢀꢀꢀꢀ
a
‑
电容的上极板
ꢀꢀꢀꢀꢀꢀ
b
‑
电容的下极板
[0054]5‑
比较器
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ6‑
隔离放大器
具体实施方式
[0055]
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
[0056]
本发明实施例提出一种dac电容阵列，如图3和图4所示，所述dac电容阵列包括：第一电容阵列和第二电容阵列；所述第一电容阵列包括单位电容和电容组；所述电容组中的各电容按照电容权重大小以2的m次幂的方式依次排列；其中，m为非负整数；所述单位电容为所述第一电容阵列的最低位电容，所述电容组中电容权重最大的电容为所述第一电容阵列的最高位电容；所述单位电容的下级板接参考电压，所述电容组中各电容的下极板通过与该电容对应的多路选择开关选择接参考电压或接地；所述第二电容阵列的组成、各电容
排列方式以及各电容下级板的连接方式均与所述第一电容阵列相同。
[0057]
本实施例中，所述第一电容阵列中各电容的上极板均通过第一采样开关1连接至差分输入电压的一个输入端vinp，所述第二电容阵列中各电容的上极板均通过第二采样开关2连接至差分输入电压的另一个输入端vinn。其中，第一采样开关1设置于第一电容阵列的最高位电容处，第二采样开关2设置于第二电容阵列的最高位电容处。
[0058]
本实施例中，所述第一电容阵列中的各电容分组形成第一高段电容阵列和第一低段电容阵列，所述第一高段电容阵列中各电容权重与所述第一低段电容阵列中各电容权重满足预设比例关系；所述第一高段电容阵列的上极板与所述第一低段电容阵列的上极板之间设置有第一连接开关3；与上述第一电容阵列相对应地，所述第二电容阵列中的各电容分组形成第二高段电容阵列和第二低段电容阵列，所述第二高段电容阵列中各电容权重与所述第二低段电容阵列中各电容权重满足所述预设比例关系；所述第二高段电容阵列的上极板与所述第二低段电容阵列的上极板之间设置有第二连接开关4。
[0059]
即本发明将现有的dac电容阵列通过两个连接开关一分为二，高段电容阵列为msb<4:1>，低段电容阵列为lsb<4:0>，电容的上极板接比较器的输入端，比较器对正负端电容阵列(即第一电容阵列和第二电容阵列)产生的电压进行比较，数字控制模块根据比较器的比较结果控制电容下级板的开关接不同的电压。与传统结构不同的是，本发明的msb<4:1>下级板开关不是由数字控制模块从大到小依次控制的，而是通过将lsb<4:1>(除去单位电容)下级板开关的量化结果复制到msb<4:1>的下级板得到的。
[0060]
本实施例中，上述分组拆分后的各电容权重应该满足以下预设比例关系：
[0061][0062]
其中，c
mn
～c
m1
分别为所述第一高段电容阵列中各电容的权重，c
ln
～c
l0
分别为所述第一低段电容阵列中各电容的权重；或者，
[0063]
c
mn
～c
m1
分别为所述第二高段电容阵列中各电容的权重，c
ln
～c
l0
分别为所述第二低段电容阵列中各电容的权重。
[0064]
如图3和图4所示，本发明实施例将第一电容阵列中的低5位作为第一低段电容阵列，将第一电容阵列中的高4位作为第一高段电容阵列；将第二电容阵列中的低5位作为第二低段电容阵列，将第二电容阵列中的高4位作为第二高段电容阵列，这样分组拆分后的各电容权重满足以下比例关系：
[0065][0066]
即满足上述式1的要求。
[0067]
由于分组拆分后的各电容权重满足上述比例关系，因此，若将低段电容阵列lsb的5个电容看成一个整体作为msb<0>，则整个dac电容阵列可以看作是一个由128、64、32、16、16组成的传统结构的dac电容阵列。又由于低段电容阵列lsb是由8、4、2、1、1的电容组成的传统结构的电容阵列。因此，lsb<4:1>(除去单位电容)可以代替msb<4:1>来进行量化。
[0068]
由于低段电容阵列lsb＜4:0＞(包括第一低段电容阵列和第二低段电容阵列)与
高段电容阵列msb＜4:1＞(包括第一高段电容阵列和第二高段电容阵列)之间的开关，可能会导通比较高的电压，为了减小由于dac电容阵列上级板电压变化导致的开关非线性问题，本实施例中的第一连接开关和第二连接开关均需要选择控制栅压可随导通信号变化的自举开关。
[0069]
基于上述dac电容阵列的实施方式，本发明还相应地提供一种sar型模数转换器，如图4所示，包括：数字控制模块、比较器、以及上述实施例所述的dac电容阵列。
[0070]
其中，所述第一电容阵列的输出端连接至所述比较器的一个输入端，所述第二电容阵列的输出端连接至所述比较器的另一个输入端；所述比较器的输出端连接所述数字控制模块；所述数字控制模块用于根据所述比较器的比较结果控制所述第一电容阵列和所述第二电容阵列中各电容的下极板接所述参考电压或接地。
[0071]
本实施例中，第一电容阵列的单位电容上极板处的电压作为第一电容阵列的输出，第一电容阵列的输出端连接至比较器的正向输入端；第二电容阵列的单位电容上极板处的电压作为第二电容阵列的输出，第二电容阵列的输出端连接至比较器的负向输入端。
[0072]
在sar型模数转换器的后续量化过程中，会采用低段电容阵列lsb＜4:0＞(包括第一低段电容阵列和第二低段电容阵列)来代替高段电容阵列msb＜4:1＞(包括第一高段电容阵列和第二高段电容阵列)进行量化，在采用低段电容阵列代替量化时由于dac电容较小，对比较器的kickback噪声较为敏感，因此，可以在比较器前端加入一级隔离放大器进行噪声隔离。即在本实施例中，sar型模数转换器还包括：隔离放大器；所述第一电容阵列的输出端通过所述隔离放大器连接至所述比较器的一个输入端，所述第二电容阵列的输出端通过所述隔离放大器连接至所述比较器的另一个输入端。在比较器前端加入隔离放大器的连接示意图如图10所示。
[0073]
为了对dac电容阵列中各电容的下极板的连接状态进行更加精确地控制，本实施例中所述的数字控制模块具体包括第一数字控制模块和第二数字控制模块；所述第一数字控制模块用于根据所述比较器的比较结果控制所述第一电容阵列中各电容的下极板接所述参考电压或接地；所述第二数字控制模块用于根据所述比较器的比较结果控制所述第二电容阵列中各电容的下极板接所述参考电压或接地。即采用两个数字控制模块分别控制第一电容阵列和第二电容阵列中各电容下极板的连接状态。
[0074]
本实施例中，所述第一电容阵列与所述第二电容阵列以所述比较器的横向中心轴线对称设置。
[0075]
基于上述dac电容阵列和sar型模数转换器的实施方式，本发明还相应地提供一种模数转换方法，应用于上述sar型模数转换器。该sar型模数转换器在工作时主要有四个阶段，首先是采样阶段，接着是lsb＜4:0＞代替msb＜4:1＞量化的阶段，之后是lsb＜4:0＞结果复制到msb＜4:1＞的阶段，最后是lsb＜4:0＞的正常量化阶段。为简便起见，图6至图9中电容下极板的数字1表示接vref，数字0表示接vss，且省略数字控制部分。
[0076]
具体地，如图5所示，本发明实施例提供的模数转换方法包括：
[0077]
步骤一：闭合所述第一采样开关1、所述第二采样开关2、所述第一连接开关3和所述第二连接开关4，以使所述sar型模数转换器进入采样阶段；在所述采样阶段，所述第一电容阵列和所述第二电容阵列中各电容的下极板均接所述参考电压vref。
[0078]
在采样过程中，输入信号vin通过上级板被采样进电容阵列中，第一连接开关3和
第二连接开关4闭合使得msb＜4:1＞和lsb＜4:0＞同时采样输入信号，而电容下级板则统一接参考电压vref，如图6所示。
[0079]
步骤二：采样结束后，断开所述第一采样开关1、所述第二采样开关2、所述第一连接开关3和所述第二连接开关4；所述数字控制模块根据所述比较器的比较结果，从高位到低位依次控制所述第一低段电容阵列或所述第二低段电容阵列中除所述单位电容以外的各电容的下极板接地，获得所述第一低段电容阵列中除所述单位电容以外的各电容的量化结果作为第一量化结果，并获得所述第二低段电容阵列中除所述单位电容以外的各电容的量化结果作为第二量化结果；
[0080]
具体地，在断开两个采样开关和两个连接开关以后，比较器对其两个输入端的数值进行比较，当所述第一电容阵列的输出端数值大于所述第二电容阵列的输出端数值时，所述数字控制模块控制所述第一电容阵列中相应电容的下极板接地；当所述第一电容阵列的输出端数值小于所述第二电容阵列的输出端数值时，所述数字控制模块控制所述第二电容阵列中相应电容的下极板接地。例如，如果比较器的比较结果为正端大于负端，则控制正端lsb<4>电容下级板接地，而负端lsb<4>电容下级板保持接参考电压。相应地，如果比较器的比较结果为负端大于正端，则控制负端lsb<4>电容下级板接地，而正端lsb<4>电容下级板保持接参考电压。若比较器正负两端电压数值十分接近，由于电路中噪声的影响将会随机出现正端大于负端或负端大于正端的比较结果，即在实际工作中，不会出现比较器两端的输入数值完全相等的情况。
[0081]
对低段电容阵列而言，在采样阶段以及lsb代替msb量化阶段，dac的电位情况与传统结构完全相同，因此可以将其当作传统结构来处理，同时由于msb＜4:1＞与lsb＜4:0＞成比例，所以此时lsb＜4:0＞产生1/2vref电压与输入信号进行比较，其作用等同于传统结构中动作msb<4>的效果。然而lsb<4>电容比msb<4>电容小得多，因此大大节省了电容翻动后的建立时间。随后再次对比较器正负两端的电压进行比较，翻动lsb<3>，进行下一位的量化。低段电容阵列代替高段电容阵列进行量化时的各开关的连接状态图如图7所示。
[0082]
步骤三：将所述第一量化结果复制到所述第一高段电容阵列中各电容的下极板；将所述第二量化结果复制到所述第二高段电容阵列中各电容的下极板；
[0083]
在低段电容阵列代替高段电容阵列量化结束后，将量化结果进行复制。将量化结果进行复制即采用低段电容阵列的量化结果直接作为高段电容阵列的量化结果，图8和图9分别示出了量化结果复制前后高段电容阵列中各电容下极板的连接状态，可以看到，在将量化结果复制以后，高段电容阵列中各电容下极板的连接状态，即为对低段电容阵列进行量化后低段电容阵列中各电容下极板的连接状态。
[0084]
步骤四：将所述第一低段电容阵列和所述第二低段电容阵列中各电容的下极板均接所述参考电压；
[0085]
本实施例中，将上述量化结果复制后，将低段电容阵列中各电容的下极板的连接状态复位到采样结束时的状态，即，将低段电容阵列中各电容的下极板均接参考电压vref。
[0086]
步骤五：闭合所述第一连接开关和所述第二连接开关；所述数字控制模块根据所述比较器的比较结果，从高位到低位依次控制所述第一低段电容阵列或所述第二低段电容阵列中除所述单位电容以外的各电容的下极板接地，获得最终的量化结果。
[0087]
本实施例中，在将低段电容阵列下级板开关的量化结果复制到高段电容下级板开
关、将低段电容阵列各电容下级板的连接状态复位到采样结束时的状态、并闭合两个连接开关后，就相当于完成了传统结构中对于高段电容阵列的量化。随后低段电容阵列的正常量化阶段同与传统结构完全一致，即再次对第一电容阵列输出端电压和第二电容阵列输出端电压进行比较，并根据比较结果依次翻动lsb<4:1>。
[0088]
需要说明的是，上述步骤中，在采样结束后，需要先断开第一采样开关1和第二采样开关2之后，再断开第一连接开关3和第二连接开关4，以保证低段电容阵列和高段电容阵列采样相同。另外，在将低段电容阵列的量化结果复制给高段电容阵列时，必须保证先复制量化结果，之后复位低段电容阵列的连接状态，最后闭合两个连接开关，否则，低段电容阵列代替量化的结果是错误的。
[0089]
本发明所述的dac电容阵列、sar型模数转换器及模数转换方法，通过对现有的dac电容阵列进行分组，以形成电容权重满足预设比例关系的低段电容阵列和高段电容阵列，并在sar型模数转换器的量化阶段，采用低段电容阵列的量化结果来代替高段电容阵列的量化结果，由于低段电容阵列中的各电容权重/电容值比高段电容阵列中的各电容权重/电容值小得多，因此能够大大节省某个电容翻动后整个电容阵列的电压建立时间，从而有效地提高sar型模数转换器的量化速度，突破了现有的dac电容阵列结构对sar型模数转换器的速度限制。本dac电容阵列结构适合用于高速模数转换器的设计。
[0090]
与现有的通过增加驱动能力或通过减小单位电容来减小量化过程中电容电压的建立时间的技术相比，本发明是基于sar型模数转换器中dac电容阵列等比例电容分压相同的机理，创新性的将现有的dac电容阵列进行分组拆分，利用低段电容阵列代替高段电容阵列进行量化，避免了高位电容的电压建立时间长的问题，实现了更快的量化速度，效率更高且成本较低。
[0091]
以上结合附图详细描述了本发明实施例的可选实施方式，但是，本发明实施例并不限于上述实施方式中的具体细节，在本发明实施例的技术构思范围内，可以对本发明实施例的技术方案进行多种简单变型，这些简单变型均属于本发明实施例的保护范围。
[0092]
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施例对各种可能的组合方式不再另行说明。
[0093]
本领域技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得单片机、芯片或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(rom，read
‑
only memory)、随机存取存储器(ram，random access memory)、磁碟或者光盘等各种可以存储程序代码的介质。
[0094]
此外，本发明实施例的不同实施方式之间也可以进行任意组合，只要其不违背本发明实施例的思想，其同样应当视为本发明实施例所公开的内容。