一种栅极自举开关电路及其控制方法与流程

1.本发明涉及模拟集成电路技术领域，特别涉及一种栅极自举开关电路及其控制方法。


背景技术：

2.数字信号具有抗干扰能力强、易于集成、功耗小、成本低等优势，因此越来越多的模拟信号处理逐渐被数字信号技术取代。而在自然界的光、热、声、电、磁等信号都是模拟信号，为将模拟信号转换为数字信号则需要采用模数转换器。模数转换器中通过控制开关的闭合和断开从而实现对输入信号的采样和保持，为了满足对模拟信号高线性度采样的要求，通常需要用到栅极自举开关电路。
3.现有的栅极自举开关电路如图1所示，当时钟周期为φ1状态，也即图中的φ为高电平状态时，电容c1被充电至电源电压vdd，主开关m1处于截止状态；当时钟周期为φ2状态，也即图中φ为低电平状态时，c1跨接在主开关m1的栅源两端，此时主开关处于导通状态。
4.在采样周期，pmos管m6的源极电压在输入电压比较高时会超过电源电压vdd，所以衬底需要连接不同的地方；且在开关瞬间，这个pmos管的栅源电压会比较高，存在击穿风险，那么该pmos管需要采用更高耐压的器件，对应的需要串联两个nmos管即m7和m8，由此增加了电路的复杂性；若通过降低电压的方式避免pmos管的击穿风险，则需要增加电容，那么该栅极自举开关电路的面积会较大且采样速度降低。
5.因而现有技术还有待改进和提高。


技术实现要素：

6.鉴于上述现有技术的不足之处，本发明的目的在于提供一种栅极自举开关电路及其控制方法，能够有效解决在采样周期内因避免pmos管有击穿风险而导致的栅极自举电路结构复杂且采样速度降低的问题。
7.为了达到上述目的，本发明采取了以下技术方案：
8.一种栅极自举开关电路，包括电压控制模块和采样开关；所述电压控制模块分别与所述采样开关的漏极和所述开关控制模块连接；所述采样开关的源极连接信号输出端，所述采样开关的漏极与信号输入端连接；
9.所述电压控制模块用于在保持阶段中根据第一参考电压和第二参考电压存储电能，在采样阶段中控制所述采样开关的栅源电压为预设恒定电压；所述采样开关用于在采样阶段中将信号输入端输入的连续信号采样为离散信号，并通过信号输出端输出。
10.所述的栅极自举开关电路，还包括衬底偏置模块，所述衬底偏置模块与所述信号输入端、所述采样开关的衬底和地端连接；
11.所述衬底偏置模块用于控制所述采样开关的源极和衬底为相同电平。
12.所述的栅极自举开关电路中，所述电压控制模块包括电压控制单元、切换单元和
开关控制单元；所述电压控制单元分别与所述开关控制单元和所述切换单元连接，所述切换单元与所述采样开关的漏极连接，所述开关控制单元与所述采样开关的栅极连接；
13.所述切换单元用于在保持阶段中控制所述电压控制单元与所述采样开关断开连接，在采样阶段中控制所述电压控制单元与所述采样开关连接；
14.所述电压控制单元用于在保持阶段中根据所述第一参考电压和所述第二参考电压存储电能，在采样阶段中控制所述栅源电压为预设恒定电压；
15.所述开关控制单元用于在保持阶段中控制所述采样开关截止，在采样阶段中控制所述采样开关导通。
16.所述的栅极自举开关电路中，所述电压控制单元包括电压输入控制子单元和存储子单元；所述电压输入控制子单元与所述存储子单元连接，所述存储子单元分别与所述切换单元和所述开关控制单元连接；
17.所述电压输入控制子单元用于在保持阶段中控制所述第一参考电压和所述第二参考电压输入至所述存储子单元；
18.所述存储子单元用于在保持阶段中根据所述第一参考电压和所述第二参考电压进入充电状态，在采样阶段中进入放电状态控制所述栅源电压为预设恒定电压
19.所述的栅极自举开关电路中，所述电压输入控制子单元包括第一mos管和第二mos管；所述第一mos管的源极与第一参考电压输入端连接，所述第一mos管的栅极与第一时钟信号输入端连接，所述第一mos管的漏极与所述存储子单元和所述开关控制单元连接，所述第二mos管的源极与所述存储子单元连接，所述第二mos管的漏极与第二参考电压输入端连接，所述第二mos管的栅极与第一时钟信号输入端连接。
20.所述的栅极自举开关电路中，所述存储子单元包括自举电容，所述自举电容的一端连接所述第一mos管的漏极和所述开关控制单元，所述自举电容的另一端连接所述第二mos管的源极和所述采样开关的漏极。
21.所述的栅极自举开关电路中，所述开关单元包括第一开关，所述第一开关的第1脚分别与所述自举电容的另一端和所述第二mos管的源极连接，所述第一开关的第2脚与所述采样开关的漏极连接，所述第一开关的第3脚与第二时钟信号输入端连接，所述第一开关的第4脚接地。
22.所述的栅极自举开关电路中，所述开关控制单元包括第三mos管和第四mos管；所述第三mos管的源极与所述自举电容的一端和所述第一mos管的漏极连接，所述第三mos管的漏极分别与所述第四mos管的漏极和所述采样开关的栅极连接，所述第三mos管的栅极与第二时钟信号输入端连接，所述第四mos管的源极接地，所述第四mos管的栅极与第一时钟信号输入端连接。
23.所述的栅极自举开关电路中，所述衬底偏置模块包括第二开关和第五mos管，所述第二开关的第1脚与信号输入端连接，所述第二开关的第2脚分别与所述采样开关的衬底和所述第五mos管的漏极连接，所述第二开关的第3脚与第二时钟信号输入端连接，所述第二开关的第4脚接地，所述第五mos管的源极接地，所述第五mos管的栅极与第一时钟信号输入端连接。
24.所述的栅极自举开关电路中，所述第一mos管为p沟道mos管，所述第二mos管为n沟道mos管。
25.所述的栅极自举开关电路中，所述第三mos管为p沟道mos管，所述第四mos管为n沟道mos管。
26.所述的栅极自举开关电路中，所述第五mos管为n沟道mos管。
27.所述的栅极自举开关电路中，所述预设恒定电压为1v。
28.一种栅极自举开关电路的控制方法，所述控制方法应用于上述的栅极自举开关电路，包括如下步骤：
29.基于所述电压控制模块在保持阶段中获取所述第一参考电压和所述第二参考电压，并根据所述第一参考电压和所述第二参考电压存储电能，在采样阶段中根据存储的电能控制所述采样开关的栅源电压为预设恒定电压；
30.基于所述采样开关在采样阶段中将信号输入端输入的连续信号采样为离散信号，并通过信号输出端输出。
31.所述的控制方法中，所述电压控制模块包括电压控制单元、开关控制单元和切换单元，所述基于电压控制模块在保持阶段中获取所述第一参考电压和所述第二参考电压，并根据所述第一参考电压和所述第二参考电压存储电能，在采样阶段中根据存储的电能控制所述采样开关的栅源电压为预设恒定电压的步骤包括：
32.基于所述切换单元在保持阶段中控制所述电压控制单元与所述采样开关断开连接，在采样阶段中控制所述电压控制单元与所述采样开关连接；
33.基于所述电压控制单元在保持阶段中根据所述第一参考电压和所述第二参考电压存储电能，在采样阶段中控制所述栅源电压为预设恒定电压；
34.基于所述开关控制单元在保持阶段中控制所述采样开关截止，在采样阶段中控制所述采样开关导通。
35.所述的控制方法中，所述电压控制单元包括电压输入控制子单元和存储子单元，所述基于电压控制单元在保持阶段中根据所述第一参考电压和所述第二参考电压存储电能的步骤包括：
36.基于所述电压输入控制子单元在保持阶段中控制所述第一参考电压和所述第二参考电压输入至所述存储子单元；
37.基于所述存储子单元在保持阶段中根据所述第一参考电压和所述第二参考电压进入充电状态，在采样阶段中进入放电状态控制所述栅源电压为预设恒定电压。
38.相较于现有技术，本发明提供的一种栅极自举开关电路及其控制方法具有以下优点，通过将电压控制模块连接的电源电压用已知的第一参考电压和第二参考电压来代替，进而在采样周期控制采样开关的栅源电压为预设恒定电压，使得电路中pmos管在开关瞬间的栅源电压不会受电源电压的影响且也不会太大，因此该电路中的pmos管采用普通mos管即可，而不需要设计额外的电路结构，简化了电路结构；另外，也不需要增加电容来降压，缩小了栅极自举开关电路的面积，使得采样速度不受影响。
附图说明
39.图1为现有的栅极自举开关电路的原理图；
40.图2为本发明提供的栅极自举开关电路的结构框图；
41.图3为本发明提供的栅极自举开关电路的电路原理图；
42.图4为本发明提供的栅极自举开关电路的控制方法的流程图；
43.图5为本发明提供的栅极自举开关电路的控制方法中步骤s100的流程图；
44.图6为本发明提供的栅极自举开关电路的控制方法中步骤s120的流程图。
具体实施方式
45.本发明提供的一种栅极自举开关电路及其控制方法，能够有效解决在采样周期内因避免pmos管有击穿风险而导致的栅极自举电路结构复杂且采样速度降低的问题。
46.为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
47.请参阅图1，本发明提供的一种栅极自举开关电路，包括电压控制模块10和采样开关sw；所述电压控制模块10分别与所述采样开关sw的漏极和所述采样开关sw的栅极连接；所述采样开关sw的源极连接信号输出端，所述采样开关sw的漏极与信号输入端连接。
48.其中，所述电压控制模块10用于在保持阶段中根据第一参考电压(本实施例为vp)和第二参考电压(本实施例为vn)存储电能，在采样阶段中根据存储的电能控制所述采样开关sw的栅源电压为预设恒定电压。具体来说，所述栅极自举开关电路的工作状态由第一时钟信号(本实施例为clk1)和第二时钟信号(本实施例为clk2)控制，且第一时钟信号和第二时钟信号互为反相信号；本实施例中当所述第一时钟信号为高电平则所述第二时钟信号为低电平时，所述栅极自举开关电路处于保持阶段，当所述第一时钟信号为低电平则所述第二时钟信号为高电平时，所述栅极自举开关电路处于采样阶段。那么，所述电压控制模块10在保持阶段中根据第一参考电压和第二参考电压存储电能，存储的电能为第一参考电压和第二参考电压的差值；在采样阶段中则由所述电压控制模块10进行放电，控制所述采样开关sw的栅源电压为预设恒定电压，所述预设恒定电压为第一参考电压和所述参考第二电压差值，即预设恒定电压＝第一参考电压-第二参考电压，其中，第一参考电压和第二参考电压为设计的已知参考电压，进而确保第一参考电压和第二参考电压的差值为预设恒定电压；而所述采样开关sw在保持阶段中不工作，在采样阶段中用于将信号输入端输入的连续信号(本实施例中为vin)采样为离散信号，并通过信号输出端输出，进而实现对模拟信号的采样过程。
49.本发明中通过将电压控制模块10连接的电源电压用已知的第一参考电压和第二参考电压来代替，进而在采样阶段控制采样开关sw的栅源电压为预设恒定电压，使得电路中pmos管在开关瞬间的栅源电压不会受电源电压的影响且也不会增加电容来降压，缩小了栅极自举开关电路的面积，使得采样速太大，因此该电路中的pmos管采用普通mos管即可，而不需要设计额外的电路结构，简化了电路结构；另外，也不需要增加电容来降压，缩小了栅极自举开关电路的面积，使得采样速度不受影响。
50.进一步地，所述栅极自举开关电路还包括衬底偏置模块20，所述衬底偏置模块20与所述信号输入端、所述采样开关sw的衬底、第一时钟信号输入端和底端连接；所述衬底偏置模块20用于控制所述采样开关sw的栅极和衬底为相同电平。具体来说，所述衬底偏置模块20在栅极自举开关电路处于保持阶段中控制所述采样开关sw的衬底接地，此时所述采样开关sw截止，所述采样开关sw的源极与衬底电平相同；所述衬底偏置模块20在栅极自举开
关电路处于采样阶段中控制所述采样开关sw的衬底与所述源极为相同电平，从而消除衬底偏置效应。
51.进一步地，所述电压控制模块10包括电压控制单元11、开关控制单元13和切换单元12；所述电压控制单元12分别与所述开关控制单元13和所述切换单元12连接，所述切换单元12与所述采样开关sw的漏极连接，所述开关控制单元13与所述采样开关sw的栅极连接。
52.其中，所述切换单元12用于在保持阶段中控制所述电压控制单元12与所述采样开关sw断开连接，在采样阶段中控制所述电压控制单元12与所述采样开关sw连接；具体地，在栅极自举开关电路处于保持阶段时，所述切换单元12根据第二时钟信号断开，进而使得电压控制单元11与所述采样开关sw断开连接，此时，所述电压控制单元11则根据所述第一参考电压和所述第二参考电压存储电能，对应的所述开关控制单元13则根据所述第一时钟信号和所述第二时钟信号控制所述采样开关截止，此时所述采样开关sw处于不工作状态也即保持状态；在栅极自举开关电路处于保持阶段时，所述切换单元12根据所述第二时钟信号导通，使得电压控制单元11与所述采样开关sw连接，此时所述开关控制单元13根据所述第一时钟信号和所述第二时钟信号控制所述采样开关sw导通，所述电压控制单元11对所述采样开关sw放电控制所述栅源电压为预设恒定电压，以便于控制所述采样开关sw完成模拟信号的采样过程。
53.进一步地，所述电压控制单元11包括电压输入控制子单元111和存储子单元112；所述电压输入控制子单元111与所述存储子单元112连接，所述存储子单元112分别与所述切换单元和所述开关控制单元13连接。
54.其中，所述电压输入控制子单元111用于在保持阶段中控制所述第一参考电压和所述第二参考电压输入至所述存储子单元112；所述存储子单元112用于在保持阶段中根据所述第一参考电压和所述第二参考电压进入充电状态，在采样阶段中进入放电状态控制所述采样开关sw的所述栅源电压为预设恒定电压；具体来说，在所述栅极自举开关电路处于保持阶段时，由所述电压输入控制子单元111控制第一参考电压和第二参考电压输入所述存储子单元112，对所述存储子单元112充电，使得所述存储子单元112存储电能；那么在所述栅极自举开关电路处于采样阶段时，则由所述存储子单元112将存储的电能对所述采样开关sw进行放电，进而确保所述采样开关sw的所述栅源电压为预设恒定电压。
55.进一步地，请参阅图3，所述电压输入控制子单元111包括第一mos管m1和第二mos管m2；所述第一mos管m1的源极与第一参考电压输入端连接，所述第一mos管m1的栅极与第一时钟信号输入端连接，所述第一mos管m1的漏极与所述存储子单元112和所述开关控制单元连接，所述第二mos管m2的源极与所述存储子单元112连接，所述第二mos管m2的漏极与第二参考电压输入端连接，所述第二mos管m2的栅极与第一时钟信号输入端连接第一mos管m1第一mos管m1第一mos管m1第二mos管m2第二mos管m2第二mos管m2。
56.本实施例中所述第一mos管m1为p沟道mos管，所述第二mos管m2为n沟道mos管；所述第一mos管m1和所述第二mos的导通或断开均受所述第一时钟信号的控制；在所述栅极自举开关电路处于保持阶段时，此时所述第一时钟信号为高电平控制所述第一mos管m1和所述第二mos管m2均导通，所述存储子单元112被充电至预设恒流电压；在所述栅极自举开关电路处于采样阶段时，，此时所述第一时钟信号为低电平，控制所述第一mos管m1和所述第
二mos管m2均截止，对应的所述存储子单元112对应放电至所述采样开关sw，以便于控制所述采样开关sw的栅源电压为预设恒定电压。
57.进一步地，所述存储子单元112包括自举电容c0，所述自举电容c0的一端连接所述第一mos管m1的漏极和所述开关控制单元13，所述自举电容c0的另一端连接所述第二mos管m2的源极和所述采样开关sw的漏极；在所述栅极自举开关电路处于保持阶段时，所述开关控制单元13控制所述自举电容c0与所述采样开关sw断开连接，第一mos管m1和第二mos管m2导通，所述自举电容c0进入充电状态；在所述栅极自举开关电路处于采样阶段时，所述开关控制单元13控制所述自举电容c0与所述采样开关sw的栅极连接，所述第一mos管m1和所述第二mos管m2截止，所述自举电容c0对应的放电，以便于控制所述采样开关sw的所述栅源电压为预设恒定电压。
58.进一步地，所述切换单元12包括第一开关k1，所述第一开关k1的第1脚分别与所述自举电容c0的另一端和所述第二mos管m2的源极连接，所述第一开关k1的第2脚与所述采样开关sw的漏极连接，所述第一开关k1的第3脚与第二时钟信号输入端连接，所述第一开关k1的第4脚接地。
59.本实施例中所述第一开关k1的导通或断开受所述第二时钟信号的控制，当所述第二时钟信号为高电平时所述第一开关k1导通，当所述第二时钟信号为低电平时所述第一开关k1断开。具体来说，在第一时钟状态时，所述第一开关k1断开，此时所述自举电容c0与所述采样开关sw断开连接；在第二时钟状态时，所述第二开关k2导通，此时所述自举电容c0跨接在所述采样开关sw的栅源两端，由所述自举电容c0控制所述采样开关sw的栅源电压为预设恒定电压；由此通过所述第一开关k1有效控制所述自举电容c0与采样开关sw的连接状态，以便于实现对所述采样开关sw的栅源电压的有效控制。
60.进一步地，所述开关控制单元13包括第三mos管m3和第四mos管m4；所述第三mos管m3的源极与所述自举电容c0的一端和所述第一mos管m1的漏极连接，所述第三mos管m3的漏极分别与所述第四mos管m4的漏极和所述采样开关sw的栅极连接，所述第三mos管m3的栅极与第二时钟信号输入端连接，所述第四mos管m4的源极接地，所述第四mos管m4的栅极与第一时钟信号输入端连接。
61.本实施例中所述第三mos管m3为p沟道mos管，所述第四mos管m4为n沟道mos管；其中，所述第三mos管m3的导通或断开受所述第二时钟信号的控制，所述第四mos管m4的导通或断开受所述第一时钟信号的控制。在所述栅极自举开关电路处于保持阶段时，也即所述采样开关sw处于保持阶段，所述第一开关k1断开，所述第一mos管m1和所述第二mos管m2均导通，所述自举电容c0被充电至预设恒定电压。此时，所述第三mos管m3截止，所述第四mos管m4导通，所述采样开关sw的栅极接地，进而所述采样开关sw处于截止状态。在所述栅极自举开关电路处于采样阶段时，也即所述采样开关sw处于采样阶段。所述第一开关k1导通，所述第一mos管m1和所述第二mos管m2均截止，所述自举电容c0跨接在所述采样开关sw的栅源两端。此时，所述第三mos管m3导通，所述第四mos管m4截止，所述采样开关sw处于导通状态，且所述采样开关sw的栅源电压为预设恒定电压。
62.本实施例中所述采样开关sw的导通电阻为
63.un：载流子迁移率；cox：单位面积的栅氧化层电；w：沟道宽度；l：沟道长度；vref：预设恒定电压；vth：采样开关sw的开启电压；本实施例中预设恒流电压vref为1v，ron就会保持固定值，当模拟信号也即输入信号端输入的vin最高电压为1.3v，采样开关sw的栅极电压最高也就只有2.3v，那么所述第三mos管m3在采样阶段的开关瞬间栅源极电压不会超过耐压范围，也不必考虑该p沟道mos管过压情况的出现，可以使用普通的p沟道mos管来代替复杂的结构设置，从而简化了栅极自举电路的整体结构；与此同时也不必考虑增加自举电容c0来降压，从而缩小栅极自举开关电路的尺寸，提高采样速度。
64.进一步地，所述衬底偏置模块20包括第二开关k2和第五mos管m5，所述第二开关k2的第1脚与信号输入端连接，所述第二开关k2的第2脚分别与所述采样开关sw的衬底和所述第五mos管m5的漏极连接，所述第二开关k2的第3脚与第二时钟信号输入端连接，所述第二开关k2的第4脚接地，所述第五mos管m5的源极接地，所述第五mos管m5的栅极与第一时钟信号输入端连接。
65.本实施例中，所述第五mos管m5为n沟道mos管，且所述第五mos管m5的导通或断开受第一时钟信号的控制，所述第二开关k2的导通或断开受第二时钟信号的控制；在采样开关sw为保持阶段时，所述采样开关sw的栅极在所述第三mos管m3和第四mos管m4的控制下接地，此时，所述第二开关k2在第二时钟信号的控制下断开，所述第五mos管m5在第一时钟信号的控制下导通，从而将所述采样开关sw的衬底接地；在所述采样开关sw为采样阶段时，所述采样开关sw在所述第三mos管m3和所述第四mos管m4的控制下导通，此时所述第二开关k2在第二时钟信号的控制下导通，所述第二mos管m2在第一时钟信号的控制下断开，那么所述采样开关sw的源极和衬底为相同电平，以达到消除衬底偏置效应的效果。
66.本发明还相应提供了一种栅极自举开关电路的控制方法，所述控制方法应用于上述的栅极自举开关电路，请参阅图4，所述控制方法的步骤包括：
67.s100、基于所述电压控制模块在保持阶段中获取所述第一参考电压和所述第二参考电压，并根据所述第一参考电压和所述第二参考电压存储电能，在采样阶段中根据存储的电能控制所述采样开关的栅源电压为预设恒定电压；
68.s200、基于所述采样开关在采样阶段中将信号输入端输入的连续信号采样为离散信号，并通过信号输出端输出。
69.进一步地，所述电压控制模块包括电压控制单元、切换单元和开关控制单元，请参阅图5，所述步骤s100包括：
70.s110、基于所述切换单元在保持阶段中控制所述电压控制单元与所述采样开关断开连接，在采样阶段中控制所述电压控制单元与所述采样开关连接；
71.s120、基于所述电压控制单元在保持阶段中根据所述第一参考电压和所述第二参考电压存储电能，在采样阶段中控制所述栅源电压为预设恒定电压；
72.s130、基于所述开关控制单元在保持阶段中控制所述采样开关截止，在采样阶段中控制所述采样开关导通。
73.进一步地，所述电压控制单元包括电压输入控制子单元和存储子单元，请参阅图6，所述步骤s120包括：
74.s121、基于所述电压输入控制子单元在保持阶段中控制所述第一参考电压和所述第二参考电压输入至所述存储子单元；
75.s122、基于所述存储子单元在保持阶段中根据所述第一参考电压和所述第二参考电压进入充电状态，在采样阶段中进入放电状态控制所述栅源电压为预设恒定电压。
76.综上所述，本发明提供的栅极自举开关电路及其控制方法，所述栅极自举开关电路包括电压控制模块和采样开关，所述电压控制模块用于在保持阶段中根据第一参考电压和第二参考电压存储电能，在采样阶段中根据存储的电能控制所述采样开关的栅源电压为预设恒定电压；所述采样开关用于在采样阶段中将信号输入端输入的连续信号采样为离散信号，并通过信号输出端输出；本发明通过将电压控制模块连接的电源电压用已知的参考电压来代替，进而控制采样开关的栅源电压为预设恒定电压，以达到简化电路结构，缩小开关尺寸来提高采样速度的效果。
77.可以理解的是，对本领域普通技术人员来说，可以根据本发明的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。