电子电路和半导体电路的制作方法

本实用新型涉及在数字电路中的晶体管的本体偏置，并且具体涉及数字电路晶体管的反向本体偏置的实现方式，其中反向本体偏置电压是使用能量收集源(诸如光伏电路)生成的。

背景技术：

在本领域中众所周知的是，将本体偏置应用于金属氧化物半导体场效应晶体管(mosfet)的阱(本体)区域，以便影响晶体管沟道的特性。例如，被应用于阱的正向本体偏置(fbb)通过降低晶体管的阈值电压(vt)来很好地影响设备的操作。由于以增加漏电流为代价地增加沟道电流，这导致更快的操作设备。相反，被应用于阱的反向本体偏置(rbb)通过增加晶体管的阈值电压(vt)来很好地影响设备的操作。以降低速度为代价，这导致设备存在较低的漏电流。因此很清楚的是，电路设计者可以使用本体偏置选择来调制晶体管的阈值电压，从而在电路操作的功率与速度之间权衡。

存在对在超低电压电平处操作的电路逐渐增加的兴趣。例如，用于数字电路的等于或小于0.5v的电压电平现在在许多应用中变得常见，诸如面向物联网(iot)的设备。对于数字电路，以暂停操作模式(诸如睡眠或深度睡眠)操作是很常见的，并且当处于这种模式时，降低在数字电路中的晶体管的漏电流是很重要的。

为了解决这个问题，电路设计者可以选择使用应用于晶体管阱(本体)的反向本体偏置(rbb)。在这些方案中，p沟道晶体管(pmos)的本体被连接到产生电压(例如，vdds)大于(即，更正)在晶体管电源处的电源电压(例如vdd)的电压源，并且n沟道晶体管(nmos)的本体被连接到产生电压(例如，gnds)小于(即，更负)在晶体管电源处的电源电压(例如gnd)的电压源。

如在图1中所示出的，使用具有串联耦合的pmos晶体管12和nmos晶体管14作为数字电路装置的cmos数字逻辑反相器门10的示例，n阱偏置生成器电路16被用于生成反向本体偏置电压vdds以应用于pmos晶体管12的阱，该pmos晶体管12的源极被连接给电源电压vdd(其中vdds>vdd)，并且p阱偏置生成器电路18被用于生成反向本体偏置电压gnds以应用于nmos晶体管14的阱，该nmos晶体管14的源极被连接给接地电压gnd(其中gnds<gnd)。n阱偏置生成器电路16通常是正电荷泵电路，并且p阱偏置生成器电路18通常是负电荷泵电路。该实现方式具有的问题是偏置生成器电路16和18的电荷泵电路会消耗来自电源电压vdd的一定数量的功率开销。

本领域需要解决现有技术的反向本体偏置方案的缺点。

技术实现要素：

本公开的目的是提供电子电路和半导体电路，以至少部分地解决现有技术中存在的上述问题。

根据本公开的一方面，提供了一种电子电路，包括：金属氧化物半导体mos晶体管，具有源极端子、漏极端子、栅极端子和本体端子；其中源极端子被连接以接收电源电压；以及光伏电路，具有被连接到mos晶体管的源极端子的第一端子以及被连接到mos晶体管的本体端子的第二端子，其中光伏电路转换接收到的光子以生成被施加到mos晶体管的本体端子的反向本体偏置电压。

根据一个或多个实施例，其中mos晶体管是p沟道晶体管，电源电压是正电压vdd，并且反向本体偏置电压是更正的电压vdds>vdd。

根据一个或多个实施例，其中p沟道mos晶体管是数字逻辑门的电路部件。

根据一个或多个实施例，其中mos晶体管是n沟道晶体管，电源电压是接地电压gnd，并且反向本体偏置电压是更负的电压gnds<gnd。

根据一个或多个实施例，其中n沟道mos晶体管是数字逻辑门的电路部件。

根据一个或多个实施例，其中光伏电路包括光伏二极管，其中第一端子是光伏二极管的阴极，并且第二端子是光伏二极管的阳极。

根据一个或多个实施例，其中光伏电路包括光伏二极管，其中第一端子是光伏二极管的阳极，并且第二端子是光伏二极管的阴极。

根据一个或多个实施例，其中光伏电路包括在电路网络中电连接的多个光伏二极管，其中第一端子是多个光伏二极管中至少一个光伏二极管的阴极，并且第二端子是至少一个光伏二极管的阳极。

根据一个或多个实施例，其中电路网络是多个光伏二极管的并联电连接。

根据一个或多个实施例，其中电路网络是多个光伏二极管的串联电连接。

根据一个或多个实施例，其中光伏电路包括在电路网络中电连接的多个光伏二极管，其中第一端子是多个光伏二极管中至少一个光伏二极管的阳极，并且第二端子是至少一个光伏二极管的阴极。

根据一个或多个实施例，其中电路网络是多个光伏二极管的并联电连接。

根据一个或多个实施例，其中电路网络是多个光伏二极管的串联电连接。

根据一个或多个实施例，电路还包括成像电路，其中成像电路包括像素的阵列，其中阵列的第一像素形成光电检测器的阵列，并且其中阵列的第二像素形成光伏电路。

根据一个或多个实施例，其中第二像素被布置在环形区域中，环形区域围绕形成光电检测器的阵列的第一像素。

根据一个或多个实施例，其中每个第二像素由光伏二极管形成，其中第一端子是光伏二极管的阴极，并且第二端子是光伏二极管的阳极。

根据一个或多个实施例，其中每个第二像素由光伏二极管形成，其中第一端子是光伏二极管的阳极，并且第二端子是光伏二极管的阴极。

根据一个或多个实施例，电路被实现为成像集成电路。

根据一个或多个实施例，电路被实现为集成电路。

根据本公开的另一方面，提供了一种半导体电路，包括：金属氧化物半导体mos晶体管，具有源极端子、漏极端子、栅极端子和本体端子；其中源极端子被连接以接收电源电压；以及能量收集电路，具有被连接到mos晶体管的源极端子的第一端子以及被连接到mos晶体管的本体端子的第二端子，其中能量收集电路操作以从环境收集能量，以生成被施加到mos晶体管的本体端子的反向本体偏置电压。

根据一个或多个实施例，其中来自环境的能量是热能。

根据一个或多个实施例，其中来自环境的能量是振动能。

根据一个或多个实施例，其中来自环境的能量是光子。

根据一个或多个实施例，其中mos晶体管是p沟道晶体管，并且电源电压是正电压vdd，并且反向本体偏置电压是更正的电压vdds>vdd。

根据一个或多个实施例，其中p沟道mos晶体管是数字逻辑门的电路部件。

根据一个或多个实施例，其中mos晶体管是n沟道晶体管，并且电源电压是接地电压gnd，并且反向本体偏置电压是更负的电压gnds<gnd。

根据一个或多个实施例，其中n沟道mos晶体管是数字逻辑门的电路部件。

根据一个或多个实施例，电路被实现为集成电路。

利用本公开的实施例，所实现的漏电流减少和功率节省将会随着光照水平变化，但是该漏电流减少和功率节省将会存在于所有光照水平下。

附图说明

为了更好地理解实施例，现在将仅通过示例的方式参考附图，其中：

图1是使用电荷泵电路的具有晶体管阱的反向本体偏置的数字电路的框图；

图2是使用光伏电路的具有晶体管阱的反向本体偏置的数字电路的框图；

图3是集成电路设备的框图；

图4是成像集成电路设备的框图；

图5示出了在成像集成电路设备内的成像电路的一般布局；

图6是生成反向本体偏置电压的光伏电路的像素光伏单元的横截面视图；

图7是数字电路的nmos晶体管和pmos晶体管的横截面视图，其中晶体管的本体是被反向本体偏置的。

图8a至图8b示出了用于光伏电路的电路实现方式；以及

图9是具有使用能量收集电路的晶体管阱的反向本体偏置的数字电路的框图。

具体实施方式

现在参考图2，其示出了具有晶体管阱的反向本体偏置(rbb)的数字电路的框图。该数字电路由电源电路20供电，电源电路20被配置为提供具有正电源电压vdd和接地电压gnd的电源域。在超低压电路应用中，vdd可以等于0.5v的电压。此处，数字电路以简化的形式仅通过单个cmos数字逻辑反相器门10来表示，单个cmos数字逻辑反相器门10包括彼此串联耦合的pmos晶体管12和nmos晶体管14。pmos晶体管12的源极端子被耦合到接收正电源电压vdd的电源节点22。nmos晶体管14的源极端子被耦合到接收接地电压gnd的电源节点24。pmos晶体管12和nmos晶体管14的栅极端子被共同耦合在信号输入节点26处。pmos晶体管12和nmos晶体管14的漏极端子被共同耦合在信号输出节点28处。

n阱偏置生成器电路16’被用于生成反向本体偏置电压vdds(其中vdds>vdd)以应用于pmos晶体管12的阱。n阱偏置生成器电路16’由至少一个光伏单元pvpos(诸如在光伏模式中操作的二极管)形成，以从来自环境的所接收的光子30生成电压。光伏单元pvpos的二极管具有阴极和阳极，其阴极被耦合到接收正电源电压vdd的电源节点22，其阳极被耦合到生成反向本体偏置电压vdds的更正的电源节点32。该反向本体偏置电压vdds被应用于(一个或多个)pmos晶体管12的(一个或多个)阱。p阱偏置生成器电路18’被用于生成反向本体偏置电压gnds(其中gnds<gnd)以应用于nmos晶体管14的阱。p阱偏置生成器电路18’由至少一个光伏单元pvneg(诸如在光伏模式下操作的二极管)形成，以从来自环境的所接收的光子30生成电压。用于光伏单元pvneg的二极管具有阳极和阴极，其阳极被耦合到接收接地电源电压gnd的电源节点24，其阴极被耦合到生成反向本体偏置电压gnds的更负的电源节点34。该反向本体偏置电压gnds被应用于(一个或多个)nmos晶体管14的(一个或多个)阱。

现在参考图3，其示出了集成电路设备40的框图。集成电路设备40包括数字逻辑电路装置42，数字逻辑电路装置42由具有正电源电压vdd和接地电压gnd的电源域供电。数字逻辑电路装置42包括诸如数字逻辑门(逻辑与、或、与非、或非等)的cmos数字电路以及其他数字信号处置和处理电路(诸如触发器、锁存器、复用器、处理器、控制器等)。这些数字电路由互连的pmos晶体管44和nmos晶体管46形成。每个pmos晶体管44包括：源极端子、漏极端子、栅极端子以及本体(阱)端子。每个nmos晶体管46包括源极端子、漏极端子、栅极端子以及本体(阱)端子。集成电路设备40还包括具有正pv(pvpos)电路52的光伏(pv)电路装置50，正pv(pvpos)电路52响应于所接收的光子30生成反向本体偏置电压vdds(其中vdds>vdd)以应用于在数字逻辑电路装置42内的(一个或多个)pmos晶体管44的(一个或多个)阱。光伏(pv)电路装置50还包括负pv(pvneg)电路54，负pv(pvneg)电路54响应于所接收的光子30生成反向本体偏置电压gnds(其中gnds<gnd)以应用于在数字逻辑电路装置42内的(一个或多个)nmos晶体管46的(一个或多个)阱。

正pv电路52可以包括一个光伏单元pvpos(参见图2，标记16’)或者在接收正电源电压vdd的电源节点与生成反向本体偏置电压vdds的更正的电源节点之间彼此互连的多个光伏单元pvpos(参见图8a至图8b)。

负pv电路54可以包括一个光伏单元pvneg(参见图2，标记18’)或者在接收接地电压gnd的电源节点与生成反向本体偏置电压gnds的更负的电源节点之间彼此互连的多个光伏单元pvneg(参见图8a至图8b)。

具有正电源电压vdd和接地电压gnd的电源域可以由集成电路设备40外部的电源在“片下(off-chip)”提供，或者由集成电路设备40内部的电源(诸如从片下电源接收电力的电压调节器电路)在“片上”提供。

现在参考图4，其示出了成像集成电路设备70的框图。集成电路设备70包括由具有正电源电压vdd和接地电压gnd的电源域供电的数字逻辑电路装置42和成像电路80。成像电路80包括用于接收光子30的光电检测器(诸如光电二极管)的阵列82。感测和转换电路84感测由在阵列82中的光电检测器生成的信号，并且执行转换以生成数字图像信号86，以便由数字逻辑电路装置42进行处理。数字逻辑电路装置42包括诸如数字逻辑门(逻辑与、或、与非、或非等)的cmos数字电路以及其他数字信号处置和处理电路(诸如触发器、锁存器、复用器、处理器、控制器等)。这些数字电路由互连的pmos晶体管44和nmos晶体管46形成。pmos晶体管44各自包括源极端子、漏极端子、栅极端子以及本体(阱)端子。nmos晶体管46各自包括源极端子、漏极端子、栅极端子以及本体(阱)端子。

成像电路80还包括光伏(pv)电路装置，光伏(pv)电路装置包括正pv(pvpos单元)电路52，正pv(pvpos单元)电路52响应于所接收的光子30生成反向本体偏置电压vdds(其中vdds>vdd)以应用于在数字逻辑电路装置42内的(一个或多个)pmos晶体管44的(一个或多个)阱。光伏(pv)电路装置还包括负pv(pvneg单元)电路54，负pv(pvneg单元)电路54响应于所接收的光子30生成反向本体偏置电压gnds(其中gnds<gnd)以应用于在数字逻辑电路装置42内的(一个或多个)nmos晶体管44的(一个或多个)阱。

图5示出了成像电路80的光敏部分90的一般布局。光敏部分90由像素的阵列形成，其中每个像素包括二极管结构。像素的阵列的第一像素被布置在子阵列92中，以形成光电检测器的阵列82。像素的阵列的第二像素被布置在环形94中，该环形94提供围绕第一像素的阵列的区域。第二像素的第一部分96提供一个或多个正pv电路52的光伏单元pvpos，该光伏单元pvpos生成反向本体偏置电压vdds>vdd。第二像素的第二部分98提供负pv电路54的一个或多个光伏单元pvneg，该光伏单元pvneg生成反向本体偏置电压gnds<gnd。

现在参考图6，其示出了光敏部分90的示例横截面，其中该横截面在图5中由虚线100所示出的位置的环形94区域中。光敏部分90在轻度p型掺杂半导体衬底102中形成。在环形94区域中，深沟槽分隔101被形成在半导体衬底102中，该深沟槽分隔101基本围绕提供光电检测器的阵列82的子阵列92。第二像素中的每个像素都被形成在p型掺杂阱104内，p型掺杂阱104由深沟槽分隔101与其他像素和衬底100分隔。p型掺杂阱104形成光伏单元pv的阳极。通过更重度p型掺杂接触区域106，与p型掺杂阱104进行电接触。n型掺杂区域108被植入到p型掺杂阱104中以形成光伏单元pv的阴极。

对于在环形94区域的第一部分96中的第二像素，该第一部分96是正pv电路52的部分，用于光伏单元pvpos的阴极的n型掺杂区域108被电连接到正电源电压vdd，并且光伏单元pvpos的阳极的p型掺杂接触区域106被电连接以向pmos晶体管的阱(本体)提供反向本体偏置电压vdds。

对于在环形94区域的第二部分98中的第二像素，该第二部分98是负pv电路54的部分，用于光伏单元pvneg的阳极的p型掺杂接触区域106被电连接到接地电压gnd，并且用于光伏单元pvneg的阴极的n型掺杂区域108被电连接以向nmos晶体管的阱(本体)提供反向本体偏置电压gnds。

数字逻辑电路装置42的nmos晶体管和pmos晶体管可以如由图7的横截面所示出的使用众所周知的三阱工艺在p型掺杂衬底100中支撑。pmos晶体管44被形成在衬底100内支撑的n阱126中成。n阱126提供pmos晶体管44的本体，该本体是由具有反向本体偏置电压vdds的正pv电路52偏置的反向本体。在n阱126中提供了n型更高掺杂的接触区域146，用于将反向本体偏置电压vdds应用于pmos晶体管44的本体。pmos晶体管44包括在n阱126中提供的p型导电性的源极和漏极区域142。源极和漏极区域142由(阱126的)沟道区域分隔，并且在该沟道区域上提供绝缘栅极144。nmos晶体管46被形成在n阱126内支撑的p阱122中。使用浅沟槽分隔128将p阱122与n阱126横向分隔。p阱122提供nmos晶体管46的本体，该本体是由具有反向本体偏置电压gnds的负pv电路54偏置的反向本体。在p阱122中提供了p型更高掺杂的接触区域136，用于将反向本体偏置电压gnds应用于nmos晶体管46的本体。nmos晶体管46包括在p阱122中提供的n型导电性的源极和漏极区域132。源极和漏极区域132由(阱122的)沟道区域分隔，并且在该沟道区域上提供绝缘栅极134。

如图8a中所示，每个pv电路52、54可以由并联电连接的多个光伏单元pv1至pvz形成。备选地，如图8b中所示，每个pv电路52、54可以由串联电连接的多个光伏单元pv1至pvz形成。此外，每个pv电路52、54可以由在电路网络中电连接的多个光伏单元pv1至pvz形成，该电路网络包括二极管的并联连接和串联连接二者。用于多个光伏单元pv1至pvz的电气互连的选择是由电路设计者根据用于数字电路的晶体管的反向本体偏置的电压和电流期望幅度驱动作出的，该电压和电流期望幅度驱动需要由pv电路52、54生成。

应该理解的是电压和电流驱动依赖于由所接收的光子30提供的照明。在本文中，照明是环境照明，例如，用于由成像电路80所成像的场景或在其中pv电路装置50被暴露的环境。在环境光照水平中的变化会改变由pv电路装置50生成的电压和电流二者的大小。所生成的电压将会与光照水平的对数成比例增加，并且所生成的电压在所有的光照水平处都被认为适合于提供rbb电压。所实现的漏电流减少和功率节省将会随着光照水平变化，但是该漏电流减少和功率节省将会存在于所有光照水平下。

尽管上文讨论的实施例考虑了使用光伏电路生成反向本体偏置电压，但是应该注意的是在适当的情况下从环境收集能量的其他形式可以替代地被使用。例如，在集成电路未暴露于环境光的操作场景中，光伏解决方案是不可操作的。然而，如果其他能源在该操作场景中可用，那么不同形式的能量收集可以替代地被使用。诸如热能或振动能的能源可以通过本领域的技术人员已知的适当的能量收集(eh)电路来收集，以生成所需的反向本体偏置电压。这种实现方式在图9中被示出，其中相同的附图标记指示图3中所示的以及与本文先前描述的相同的部件。

集成电路40’包括具有正eh电路52’的能量收集(eh)电路装置50’，该正eh电路52’响应于所接收的能量30’(诸如热能或振动能)生成反向本体偏置电压vdds(其中vdds>vdd)以应用于在数字逻辑电路装置42内的pmos晶体管44的阱。能量收集(eh)电路装置50’还包括负eh电路54’，该负eh电路54’响应于所接收的能量30’生成反向本体偏置电压gnds(其中gnds<gnd)以应用于在数字逻辑电路装置42内的nmos晶体管46的阱。应该注意的是，eh电路装置50’可以由收集电路的组合形成。例如，光伏收集与热收集电路或震动收集电路中的一个或多个收集电路可以组合使用。光伏收集的优点是所需的电路与标准cmos技术兼容并且可以在通用的裸片上被支持。

在实施例中，电路包括：金属氧化物半导体(mos)晶体管，具有源极端子、漏极端子、栅极端子和本体端子；其中源极端子被连接以接收电源电压；以及光伏电路，具有被连接到mos晶体管的源极端子的第一端子以及被连接到mos晶体管的本体端子的第二端子，其中光伏电路转换接收到的光子以生成应用于mos晶体管的本体端子的反向本体偏置电压。

在实施例中，电路包括：金属氧化物半导体(mos)晶体管，具有源极端子、漏极端子、栅极端子和本体端子；其中源极端子被连接以接收电源电压；以及能量收集电路，具有被连接到mos晶体管的源极端子的第一端子以及被连接到mos晶体管的本体端子的第二端子，其中能量收集电路收集能量以生成应用于mos晶体管的本体端子的反向本体偏置电压。

尽管已经在附图和以上说明书中详细说明和描述了本实用新型，但是这种说明和描述被认为是说明性的或示例性的而不是限制性的；本实用新型不限于所公开的实施例。所公开的实施例的其他变体可以由本领域的技术人员通过对附图、本公开和所附权利要求的研究在实践本实用新型时理解和实施。