高性能高压隔离器的制作方法

1.所公开的实施方式总体上涉及半导体器件领域，更具体地但不排他地涉及电抗隔离器件，例如电容隔离器和电感隔离器。


背景技术：

2.一些集成电路包括形成在互连层级中的隔离器件，例如电容器或变压器。这种隔离器件可以包括形成在下部金属层级中的下部金属隔离元件(例如板或线圈)、形成在较高金属层级中的上部金属隔离元件，以及在上金属元件和下部金属之间的若干电介质层。这种隔离器件可用于将较高电压电路与较低电压电路隔离，其中隔离器件在两个电路之间耦合信号。


技术实现要素：

3.所公开的实施方式提供了一种集成电路，该集成电路包括隔离器件(例如电容器或变压器)，其被设计为在例如大于500v的高电压下工作。保护涂层(例如形成在顶部金属层级上方的电介质衬层和/或电介质涂层)包括氮化硅材料，即，包含硅和氮二者的材料。穿过保护涂层形成沟槽开口，以防止在非常高的电压瞬变期间可通过氮化硅材料发生的横向放电。尽管可以预期这种实施方式会提高采用氮化硅材料的这种集成电路的可靠性，但除非在特定权利要求中明确记载，否则没有特定结果是(一个或多个)所描述的发明的要求。
4.在一个方面，公开了一种集成电路的实施方式。集成电路包括半导体衬底；在半导体衬底上方的多个电介质层，多个电介质层包括顶部电介质层；在顶部电介质层上方的金属板；在顶部电介质层上方并且基本上包围金属板的金属环；覆盖金属环并接触覆盖金属板的保护涂层；以及穿过保护涂层的沟槽开口，沟槽开口暴露了在金属板和金属环之间的顶部电介质层，沟槽开口基本上包围金属板。
5.在另一方面，公开了一种集成电路的实施方式。集成电路包括半导体衬底；在半导体衬底上方的多个电介质层，多个电介质层包括顶部电介质层；位于顶部电介质层上方的金属线圈；位于顶部电介质层上方并基本上包围金属线圈的金属环；覆盖金属环和金属线圈的保护涂层；以及穿过保护涂层的沟槽开口，沟槽开口暴露了在金属线圈和金属环之间的顶部电介质层，沟槽开口基本上包围金属线圈。
6.在又一方面，公开了形成集成电路的工艺的实施方式。该工艺包括在衬底上方形成上部金属隔离元件；形成基本上包围上部金属隔离元件的金属环；在上部金属隔离元件上方形成保护涂层，保护涂层在金属环上方延伸；以及形成延伸穿过保护涂层的沟槽开口，沟槽开口暴露了在上部金属隔离元件和金属环之间的环中的顶部电介质层，沟槽开口包围上部金属隔离元件。
附图说明
7.本公开的实施方式以示例的方式而非以限制的方式在附图的图片中来说明，其中
相似的附图标记指示相似的元件。应当注意，对于在本公开中的“一”或“一个”实施方式的不同引用不必是相同的实施方式，并且这样的引用能够意味着至少一个。进一步地，当结合实施方式描述特定特征、结构或特性时，其主张对与明确描述的或没有明确描述的其他实施方式结合的此类特征、结构或特性的影响在本领域技术人员的常识内。如本文所用，术语“耦合”旨在表示间接或直接电连接，除非限定为“可通信耦合”，这可包括无线连接。因此，如果第一器件耦合到第二器件，则该连接可以是通过直接电连接，或通过经由其他器件和连接的间接电连接。
8.附图并入说明书并形成说明书的一部分以说明本公开的一个或多个示例性实施方式。本公开的各个优点和特征将通过考虑以下具体实施方式与随附权利要求并且参考附图来理解，其中：
9.图1a至图1d图示了根据本公开的实施方式的在连续制造阶段中描绘的电流隔离电容器的截面图；
10.图2a到图2d图示了根据本公开的实施方式的在连续制造阶段中描绘的电流隔离电容器的截面图；
11.图3a和图3b图示了在如图2d中标记的相应位置截取的图2d的器件的俯视图；
12.图4图示了根据本公开的实施方式的电流隔离变压器的俯视图；
13.图5图示了根据本发明的实施方式的图4的电流隔离变压器的截面图；
14.图6提供了根据本公开的实施方式的图示形成集成电路的工艺的流程图；和
15.图6a到图6h更详细地限定了图6的元件。
具体实施方式
16.现在将参照附图详细描述本发明的具体实施方式。这些图片不是按比例绘制的，它们仅用于说明本发明。在本发明的实施方式的以下具体实施方式中，阐明了许多具体细节以便提供对本发明的更透彻的理解。然而，对于本领域的普通技术人员来说显而易见的是在没有这些具体细节的情况下也可以实践本发明。在其他情况下，没有详细描述众所周知的特征以避免使说明书不必要地复杂化。本发明不受所图示的动作或事件的顺序的限制，因为一些动作能够以不同的顺序发生和/或与其他动作或事件同时发生。此外，并非所有图示的动作或事件都是实施根据本发明的方法所必需的。
17.对诸如上部、下部、顶部、底部、上方、下方等关系的引用应理解为是指附图中所图示的关系并且不应被视为绝对方向。此外，出于本技术的目的，提及“顶部电介质层”是指最顶部的层间电介质(ild)层或最顶部的金属内电介质(imd)层，并不指保护涂层中的层，例如电介质衬垫和/或电介质涂层。
18.当在非常不同的电压域中工作的两个电路需要进行通信时，可以使用电流隔离来传递能量或信息，而不在两个电路之间流动不想要的电流。电流隔离还可用于防止意外电流通过人体到达地面。通过电容器和变压器提供两种常见的电流隔离形式。
19.本技术涉及电流隔离器(例如电容器和变压器)，它们被设计成在高电压差(例如500v或更高)下工作。在使用此类电流隔离器期间，设计为具有工作电压(例如1,000v-1,500v)的电容器或变压器可能需要承受高得多的非常快速的瞬态电压(例如10,000v)。这些瞬态电压的存在能够发现器件结构中的弱点。
20.与本技术共同被拥有并通过引用并入本文的美国专利号9,299,697(以下称为'697专利)教导了虽然某些电介质材料通常不承载电流，但在存在非常高的瞬态电压的情况下，由这些电介质材料形成的层可以充当导体，并允许在集成电路中的高压元件和低压元件之间的横向放电，从而导致芯片损坏。
21.电流隔离器的形成传统上严重依赖于氧化硅(sio2)和sio2相关材料，而氮化硅和氮化硅相关材料的使用量较少。根据工艺条件，这些氮化硅相关材料通常是介于sin和si3n4之间的非化学计量成分。由于成分的已知变化，出于本技术的目的，提及氮化硅和符号sin用于指代基本上由硅和氮组成的任何电介质。类似地，术语“氮化硅相关”材料和“sin相关”材料被限定为包含硅和氮的任何材料，具有或不具有其他成分。因此，氮化硅相关材料可包括氮化硅、氮氧化硅、富硅氮化硅、富硅氮氧化硅、氧碳氮化硅(silicon oxide carbide nitride)、碳氮化硅(silicon carbide nitride)等。发明人已经注意到，当sin相关材料与电流隔离器的顶部金属元件(例如电流隔离电容器的顶部金属板或者电流隔离变压器的顶部金属线圈)接触或靠近时，非常高的瞬态电压能够通过sin相关材料而穿过集成电路引起横向放电。
22.为了降低横向放电的风险，可以在电流隔离器的顶部金属元件和相同金属级上的低压元件之间形成沟槽开口，其中沟槽开口延伸穿过sin相关电介质层。虽然'697专利特别地针对高压电容器的上部板正下方的电介质层，但本公开将该概念扩展到能够位于电流隔离器元件上方的其他电介质层和可能不直接接触电流隔离器元件但靠近电流隔离器元件的电介质层。
23.图1a至图1d图示了微电子器件100，其在金属层形成之后发生的一系列制造后期阶段中包含电流隔离元件，例如电流隔离电容器。在一种实施方式中，微电子器件100可以是集成电路(ic)或ic芯片。微电子器件100是5层级金属(5lm)器件，金属包括例如铝(al)，通过减法蚀刻形成。微电子器件100中的顶层级金属结构包括顶部金属板132，其被配置为相对于微电子器件100的其余部分在高电压下工作。顶部金属板132位于顶层级ild128d2上，其可以包含例如二氧化硅；顶部金属板132基本上被金属环包围，该金属环被配置为在低电压下工作，例如接地电压。在此上下文中，“基本上被包围”是指金属环或类似特征形成包含在被包围特征部周围的至少180
°
弧度的路径。该路径不需要与被包围的特征部具有恒定的距离，并且可以包围多于一个被包围的特征。在一些示例中，金属环可以包含至少270
°
的弧度，可以几乎完全(》345
°
的弧度)或者可以在特征周围形成闭合环。在一些示例中，当包围特征时，能够优选为闭环(360
°
弧)，但在某些情况下，可以为特征提供小于360
°
的弧度的保护。
24.在集成电路互连中使用的铝能够包括少量的铜，例如约1％-5％，例如以减少电迁移的影响。在此，这样的铜浓度被认为可以忽略不计，并且根据限定被认为不存在于这样的互连中。因此，根据限定，铝层或由利用这种可忽略量的铜来合金化的铝层形成的结构不“包括”铜。
25.图1a是包含高压部件的微电子器件100a的横截面示意图。在本示例中，微电子器件100a被描述为集成电路；微电子器件100a的其他配置(例如独立部件或混合电路)在本示例的范围内。
26.微电子器件100a形成在例如硅晶圆的半导体衬底102上。微电子器件100a包括高
压部件并且还可以包括低压部件。在微电子器件100a的所图示的实施方式中，高压部件显示为电流隔离电容器104，低压部件显示为金属氧化物半导体(mos)晶体管106，尽管其他高压部件和低压部件在本公开的范围内。在一种实施方式中，mos晶体管106在24伏或更低电压下工作并且具有小于70纳米厚的栅极电介质层110。微电子器件100a还可以包括接地环108，也称为法拉第笼，其包围电流隔离电容器104。下面将进一步解释接地环108。
27.场氧化物或沟槽隔离112可以形成在半导体衬底102中(例如，靠近或邻近衬底的顶部表面)以横向隔离微电子器件100a的元件。金属前电介质(pmd)层114形成在半导体衬底102上方，其包括在后续金属层级118的沉积之前形成的任何场氧化物(fox)层或沟槽隔离区112。触点116穿过pmd层114设置，以为mos晶体管106和接地环108以及微电子器件100a的其他部件或电路部分(图1a中未具体示出)提供导电电连接。
28.多个金属层级118设置在pmd层114上方。金属层级118包括连接到mos晶体管106和一系列金属环120以及任何附加部件、器件或电路部分的金属互连件121。在金属层级118中，imd层122设置在金属环120和金属互连件121之间，在一种实施方式中imd层122是基于二氧化硅的电介质材料。相应的通孔层级124设置在金属层级118之间。通孔层级124可以包括连接金属环120的金属通孔126。该系列金属环120和相应的金属通孔126通过相应的触点116耦合在一起并且耦合到半导体衬底102以形成接地环108。接地环108因此在高压顶部金属板132周围形成低压部件。
29.在每个通孔层级124中，金属通孔126穿过ild层128设置，在一种实施方式中，ild层128是基于二氧化硅的电介质材料。用于imd层122和ild层128的其他电介质材料(例如低k材料)是在本示例的范围内。在一种实施方式中，imd层122中的一个或多个可以是对应ild层128的一部分，这取决于形成金属层级118所使用的工艺顺序。
30.电流隔离电容器104的低压节点(描绘为底部金属板130)设置在金属层级118之一中，例如，如图1a所描绘的第一金属层级118a。电流隔离电容器104的高压节点(描绘为顶部金属板132)设置在另一金属层级中，例如，如图1a所描绘的顶部金属层级118e。顶部金属板132与顶部电介质层接触，在所示的实施方式中，顶部电介质层是第六ild层128d2。第一ild层128a、第二imd层122b、第二ild层128b、第三imd层122c、第三ild层128c1、第四ild层128c2、第四imd层122d、第五ild层128d1和第六ild层128d2中的每一个都形成在底部金属板130和顶部金属板132之间，提供电流隔离电容器104的电容器电介质136。电容器电介质136的厚度138可以由顶部金属板132相对于底部金属板130和/或半导体衬底102的期望操作电压来确定。电容器电介质136的厚度138至少为2微米；在电流隔离电容器104被设计为在1000伏的差值下工作的一个示例中，电容器电介质136可以具有大约14微米-18微米的厚度138。
31.图1b图示了微电子器件100b的截面图，在微电子器件100b上的电介质衬垫140已形成在微电子器件100a上方。电介质衬垫140形成在顶部层级金属(例如，顶部金属板132、最顶部金属环120e，以及顶部电介质层的暴露部分即第六ild层128d2)上方。在一种实施方式中，电介质衬垫140包括例如sio2。
32.图1c图示了在微电子器件100b的电介质衬垫140上方形成电介质涂层142之后的微电子器件100c的截面图。在一个在实施方式中，电介质涂层142包括sin相关材料，例如氮化硅、氮氧化硅、富硅氮化硅、富硅氮氧化硅、氧碳氮化硅和碳氮化硅。电介质衬垫140和电
介质涂层142一起在顶部金属板132和接地环108的最顶部金属环120e上方形成保护涂层141。保护涂层141的厚度范围可以在500纳米和5微米之间。
33.图1d图示了在形成接触开口144和沟槽开口146之后的微电子器件100d的截面图。接触开口144延伸穿过保护涂层141，例如电介质涂层142和电介质衬垫140，并且暴露顶部金属板132的至少一部分。沟槽开口146也延伸穿过保护涂层141以暴露第六ild层128d2；沟槽开口146也基本上包围顶部金属板132并且将顶部金属板132与穿过电介质涂层142到最顶部金属环120e的横向路径隔离开。值得注意的是，由于接触开口144和沟槽开口146通常同时形成，所以沟槽开口146延伸穿过电介质衬垫140和电介质涂层142以接触第六ild层128d2。然而，在允许在与接触开口144不同的时间形成沟槽开口146的生产流程中，形成仅通过电介质涂层142的沟槽开口146用于将顶部金属板132与最顶部金属环120e隔离的期望目标。
34.图2a到图2d图示了在一系列制造后期阶段(例如，在金属层形成之后)的微电子器件200。在一种实施方式中，微电子器件200是ic或ic芯片。在该示例中，微电子器件200再次是包含电流隔离电容器的5层级金属(5lm)器件，但这里的金属包括例如铜(cu)，其通过镶嵌工艺形成。铜可以通过诸如二氧化硅的电介质迁移；因此，虽然没有在微电子器件200中具体示出，但铜沟槽/通孔通常具有扩散阻挡衬垫，例如氮化钽。微电子器件200中的顶部层级金属结构包括顶部金属板232，其被配置为相对于微电子器件200的其余部分在高电压下工作。顶部金属板232位于顶部层级imd(在此是第五imd层222e)内，并且与顶部层级ild(在此是第四ild层228d)接触。形成例如二氧化硅的第五imd层222e，，并且基本上是由接地环208包围，该接地环208被配置为在低电压下工作，例如地电压。
35.图2a提供了示例微电子器件200a的截面图，例如，独立部件，其包含可以是电流隔离电容器的高压部件。微电子器件200a的其他配置(例如集成电路或混合电路)在本示例的范围内。微电子器件200a形成在半导体衬底202上，在一种实施方式中，半导体衬底202是硅晶圆。高压部件再次显示为电流隔离电容器204，尽管其他高压部件也在本公开的范围内。微电子器件200a还可以包括接地环208，其基本上包围电流隔离电容器204，如下文进一步指出的。
36.fox或沟槽隔离212可以形成在半导体衬底202中(例如，靠近或邻近衬底的顶部表面)以横向隔离微电子器件200a的元件。金属前电介质(pmd)层214形成在半导体衬底202上方，其包括在沉积随后的金属层级218之前形成的任何fox层或沟槽隔离区212。触点216穿过pmd层214设置以提供用于接地环208的电连接。
37.金属层级218设置在pmd层214上方并且包括围绕一个或多个高压部件的一系列金属环220。在每个金属层级218中，imd层222(在一种实施方式中是基于二氧化硅的电介质材料)设置在金属环220之间。第一金属层级218a、第二金属层级218b、第三金属层级218c和第四金属层级218d中的每一个具有覆盖在imd层222和所包括的金属元件(例如金属环220和任何其他所包括的敷金属)上的相应的imd盖层223。imd盖层223可以为铜的迁移提供屏障，并且还可以在加工微电子器件200期间用作蚀刻停止层。相应的通孔层级224设置在金属层级218之间并且包括连接金属环220的金属通孔226。该系列金属环220和相应的金属通孔226耦合在一起并通过相应的触点216耦合到半导体衬底202以形成接地环208。接地环208因此在高压顶部金属板232周围形成低压部件。
38.在每个通孔层级224中，金属通孔226穿过ild层228设置，在一种实施方式中，ild层228是基于二氧化硅的电介质材料。用于imd层222和ild层228的其他电介质材料(例如低k材料)在本示例的范围内。在所示实施方式中，ild层228各自具有覆盖ild层228和所包括的金属元件(例如金属通孔226)的相应ild盖层229，尽管其他实施方式可以省略ild盖层229。imd盖层223和ild盖层229(如果存在)都可以由例如氮化硅材料形成。在显示为电流隔离电容器204的一种实施方式中，第四ild盖层229d由sin相关材料形成，并具有穿过第四ild盖层229d的开口231，开口231将顶部金属板232与穿过第四idl盖层229d到最顶部金属环220e的路径隔离，如
‘
697专利中所公开的。
39.电流隔离电容器204的低压节点(描绘为底部金属板230)设置在金属层级218之一(例如，如图2a所描绘的第一金属层级218a)中。电流隔离电容器204的高压节点(描绘为顶部金属板232)设置在另一金属层级(例如，如图2a所描绘的第五金属层级218e)中。顶部金属板232与顶部ild层接触，在所示实施方式中，顶部ild层是第四ild盖层229d。第一imd盖层223a、第一ild盖层228a、可选的第一ild盖层229a、第二imd盖层222b、第二imd盖层223b、第二ild层228b、可选的第二ild盖层229b、第三imd层222c、第三imd盖层223c、第三ild层228c、可选的第三ild层229c、第四imd层222d、第四imd盖层223d、第四ild层228d和可选的第四ild盖层229d(它们中的每一个形成在底部金属板230和顶部金属板232之间)提供电流隔离电容器204的电容器电介质236。如前所述，电容器电介质236的厚度238可以由顶部金属板232相对于底部金属板230和/或半导体衬底202的期望操作电压来确定。在电流隔离电容器104被设计成以1000伏的差值工作的一个示例中，电容器电介质236可以具有大约16微米-20微米的厚度238。
40.图2b图示了微电子器件200b的截面图，在微电子器件200b上的电介质衬垫240已经形成在微电子器件200a上方。电介质衬垫240形成在顶部层级金属(例如，顶部金属板232)、最顶部金属环220e和顶部电介质层(例如，第五imd层222e)的暴露部分上方。在一种实施方式中，电介质衬垫240包括sin相关材料，例如氮化硅，氮氧化硅、富硅氮化硅、富硅氮氧化硅、氧碳氮化硅和碳氮化硅，并且可以具有例如0.5μm-2μm范围内的厚度。
41.图2c图示了在微电子器件200b的电介质衬垫240上方形成电介质涂层242之后的微电子器件200c的截面图。在一种实施方式中，电介质涂层242包括例如sio2，其可以具有例如3μm-4μm范围内的厚度。电介质衬垫240和电介质涂层242一起在顶部金属板232和接地环208的最顶部金属环220e上方形成保护涂层241。
42.图2d图示了在微电子器件200c上形成接触开口244和沟槽开口246之后的微电子器件200d的截面图。接触开口244延伸穿过保护涂层241，例如电介质涂层242和电介质衬垫240，并且暴露顶部金属板232的至少一部分。沟槽开口246也延伸穿过保护涂层241以暴露顶部电介质层，即第五imd层222e；沟槽开口246包围顶部金属板232并将顶部金属板232与通向最顶部金属环220e的潜在电路径隔离。尽管在该示例中沟槽开口246与接触开口244同时形成并且延伸穿过电介质涂层242和电介质衬垫240二者以接触第五电介质层222e，但是在不同的生产流程中，沟槽开口246可以在沉积电介质涂层242之前形成通过电介质衬垫240并用于相同目的。
43.图3a图示了对应于微电子器件200d的微电子器件300a的俯视图。图3a中的视图是在位于电介质衬垫240的层级处的第一位置处获取的，如图2d中标记的。电介质衬垫240延
伸穿过微电子器件200d，其中两个开口延伸穿过其中。接触开口244延伸穿过电介质衬垫240以暴露顶部金属板232。包围顶部金属板232的暴露部分的虚线图示了顶部金属板232的外边界，因此图示了电流隔离电容器204的全尺寸。接地环208在底层中的位置由虚线示出。尽管顶部金属板232、沟槽开口246和接地环208中的每一个在这些图中显示为大致椭圆形，但这些特定形状仅用于说明，其他形状在本公开的范围内。特别地，接地环208可以基本上包围多于一个高压隔离部件并且因此可以具有不同并且更复杂的形状。另外，虽然接地环208被示为连续元件，但接地环208可以是不连续的，在“环”中具有小切口。接地环208可以简单地理解为基本上包围一个或多个高压电容器的接地金属结构。此外，当接地环208基本上包围多个高压部件时，沟槽开口246也可以具有更复杂的形状。
44.图3b图示了也对应于微电子器件200d的微电子器件300b的俯视图。图3b的视图是在位于顶部金属层级218e的第二位置处获取的，如图2d中标记的。第五imd层222e在该层级处延伸穿过微电子器件200d的大部分，尽管所有顶部金属板232和接地环208的最顶部金属环220e现在都被暴露。在之前的层级中可见的接触开口244和沟槽开口246的位置由相应的虚线示出。
45.图4图示了包括隔离器件的微电子器件400的俯视图。在一种实施方式中，隔离器件包括第一顶部金属线圈403a和第二顶部金属线圈403b，它们一起形成变压器的上部层级。顶部金属线圈403被配置为相对于隔离器件的其余部分在高电压下工作并且基本上被顶部金属环405包围，顶部金属环405形成接地环的一部分。顶部金属环405被配置为在例如地电压的低电压下工作。在一个实施方式中，顶部金属线圈403和顶部金属环405由铜通过镶嵌工艺形成并且位于微电子器件400的顶部层级金属层内，尽管使用另一种金属(例如铝)形成微电子器件400，并且减法蚀刻在本技术的范围内。
46.三个金属接触件406也是微电子器件400的顶部金属层的一部分。第一顶部金属线圈403a具有设置在第一顶部金属线圈403a内的第一端和设置在第一顶部金属线圈403a外周上的第二端。第一顶部金属线圈403a的第一端耦合到第一金属接触件406a并且第二端耦合到第二金属接触件406b。第二顶部金属线圈403b具有设置在第二顶部金属线圈403b内的第一端和设置在第二顶部金属线圈403b外周上的第二端。第二顶部金属线圈403b的第一端耦合到第三金属接触件406c并且第二端耦合到第二金属接触件406b。顶部电介质层408设置在微电子器件400上并且在顶部金属线圈403和顶部金属环405之间。尽管提供了电介质衬垫和电介质涂层(未具体示出)，但图4的俯视图仍然是在顶部金属化层的层级处获取的，将如下图所示。位于顶部金属线圈403和顶部金属环405之间并且暴露顶部层级imd408的沟槽开口410的位置由虚线示出。
47.图5图示了对应于微电子器件400的微电子器件500的截面图。在一种实施方式中，微电子器件500是3层级金属(3lm)镶嵌器件。微电子器件500形成在例如硅晶圆的半导体衬底502上。微电子器件500包括高压部件，在所示的实施方式中，高压部件是电流隔离变压器504和接地环508。在微电子器件500所示的示例中，接地环耦合到半导体衬底502并在低电压下工作。微电子器件500还可以包括在接地环508之外工作的低压电路(未具体示出)。如之前关于隔离电容器所提到的，接地环508可以围住多于一个的高压元件，可以具有小的不连续性，并且可以呈现比所示出的更复杂的形状。
48.场氧化物或沟槽隔离512可以形成在半导体衬底502中(例如，靠近或邻近衬底的
顶部表面)以横向隔离微电子器件500的元件。金属前电介质(pmd)层514形成在半导体衬底502上方，包括在沉积随后的金属层级518之前形成的任何fox层或沟槽隔离区512上方。触点516穿过pmd层514设置以提供用于接地环508以及可以在微电子器件500中提供的其他部件或电路部分(未具体示出)的电连接。
49.金属层级518设置在pmd层514上方。金属层级518包括一系列金属环520(或其他形状)，并且在适当的层级处，还将包括变压器504的元件，如下所述。金属层级518还可以包括在接地环508之外的附加部件、器件或电路部分(未具体示出)。在每个金属层级518中，imd层522(在一种实施方式中是基于二氧化硅的电介质材料)设置在金属环520和电流隔离变压器504的元件之间。相应的通孔层级524设置在金属层级518之间。通孔层级524可以包括连接金属环520的金属通孔526并且可以进一步包括在接地环508之外的附加通孔(未具体示出)。该系列金属环520和相应的通孔耦合在一起并通过相应的触点516耦合到半导体衬底502以形成接地环508。接地环508因此在高压顶部金属线圈532周围形成低压部件。
50.在每个通孔层级524中，金属通孔526穿过ild层528设置，在一种实施方式中，ild层528是基于二氧化硅的电介质材料。imd层522和ild层528的其他电介质材料(例如低k材料)在本技术的范围内。在一种实施方式中，imd层522和ild层528包括不同电介质材料的盖层527，其可以用作阻挡层和/或蚀刻停止层。在一种实施方式中，盖层527包括氮化硅材料。在一种实施方式中，imd层522可以是对应ild层528的一部分，这取决于形成多个金属层级518所使用的工艺顺序。
51.电流隔离变压器504的低压节点(被描绘为第一下部金属线圈530a和第二下部金属线圈530b的单独段)设置在金属层级518之一中，例如，如图5所描绘的第一金属层级518a。电流隔离变压器504的高压节点(被描绘为第一顶部金属线圈532a和第二顶部金属线圈532b的单独段)被设置在另一个金属层级中，例如，如图5所描绘的顶部金属层级518c。第一金属接触件506a、第二金属接触件506b和第三金属接触件506c也设置在顶部金属层级518c中。第一顶部金属线圈532a、第二顶部金属线圈532b、第一金属接触件506a、第二金属接触件506b、第三金属接触件506c和最顶部金属环520c均与顶部电介质层接触，在所示的实施方式中，顶部电介质层是第三或顶部层级imd层522c。第一imd盖层527a、第一ild层528a、可选的第一ild盖层527b、第二imd层522b、第二imd盖层527c、第二ild层528b和可选的第二ild盖层527d提供用于电流隔离变压器504的变压器电介质，变压器电介质的厚度由电流隔离变压器504将工作的电压确定。在存在可选的第一ild盖层527b和可选的第二ild盖层527d的一个实施方式中，第二ild盖层527d由氮化硅材料形成并且具有穿过第二ild盖层527d的开口531，开口531将顶部金属线圈532与穿过第二ild盖层527d到最顶部金属环520c的路径隔离，如'697专利中所公开的。
52.电介质衬垫540已形成在顶部层级金属(例如，顶部层级金属线圈532)、金属接触件506、最顶部金属环520c和顶部电介质层级(例如，顶部层级imd层522c)的暴露部分上方。在一种实施方式中，电介质衬垫540包括sin相关材料，例如氮化硅、氮氧化硅、富硅氮化硅、富硅氮氧化硅、氧碳氮化硅和碳氮化硅。电介质涂层542也已形成在电介质衬垫540上。在一种实施方式中，电介质涂层542包括二氧化硅或相关材料。电介质衬垫540和电介质涂层542在顶部金属线圈532、金属接触件506和接地环508的最顶部金属环520c上方形成保护涂层541。保护涂层541的厚度范围可以在大约1微米和大约15微米之间。
53.接触开口544和沟槽开口546已形成通过保护涂层541。第一接触开口544a、第二接触开口544b和第三接触开口544c延伸穿过保护涂层541并且分别暴露第一金属接触件506a、第二金属接触件506b和第三金属接触件506c的至少一部分。沟槽开口546也延伸穿过保护涂层541以暴露顶部层级imd层522c；沟槽开口546还包围顶部金属线圈532并将顶部金属线圈532与穿过电介质衬垫540到最顶部金属环520c的横向路径隔离开。再次，因为接触开口544和沟槽开口546通常同时形成，所以沟槽开口546延伸穿过电介质衬垫540和电介质涂层542以接触顶部电介质层，例如第三imd层522c。然而，在允许在生产流程中与接触开口544不同的点处形成沟槽开口546的生产流程中，形成仅通过电介质衬垫540的沟槽开口546将用于将顶部金属线圈532与最顶部金属环520c横向隔离的目标。
54.图6提供了描绘形成集成电路的工艺600的流程图。除了在工艺600的一个要素是指在工艺600的另一个要素中形成的结构之外，这些要素不必以特定的顺序显示。工艺600开始于在衬底上方形成605上部金属隔离元件，例如在顶部imd层级中或在顶部ild层级上。衬底可以是半导体晶圆，例如硅。上部金属隔离元件可以是顶部电容器板，例如顶部金属板132(图1a)或顶部金属板232(图2a)。上部金属隔离元件也可以是顶部金属线圈，例如具有金属接触件506的顶部金属线圈532(图5)。该工艺还形成610基本上包围上部金属隔离元件的金属环。
55.一旦已形成这些层，就在上部金属隔离元件的至少一部分上方形成615保护涂层；保护涂层也延伸到金属环上方。如所公开的实施方式中所示，保护涂层可以包括由sin相关材料形成的层。sin相关材料可以是例如氮化硅、氮氧化硅、富硅氮化硅、富硅氮氧化硅、氧碳氮化硅和/或碳氮化硅。
56.最后形成620沟槽开口，其延伸穿过保护涂层。沟槽开口包围上部金属隔离元件和金属环之间的上部金属隔离元件。在极端条件下，例如，电压尖峰远大于为sin相关材料设计的电压，无论是在电介质衬垫还是在能够是保护涂层的一部分的电介质涂层中提供sin相关材料，集成电路会击穿，并允许大电流在电压节点之间流动，从而导致集成电路损坏。通过在sin相关材料中形成间隙，可以抑制用于电压放电的横向路径，从而为此类高压事件提供更好的保护。
57.图6a到图6h提供了关于在工艺600中特征化的元件的更多细节。在图6a中，形成上部金属隔离元件和形成金属环包括使用减法蚀刻形成630铝层。图6b进一步限定形成保护涂层包括在上部金属隔离元件的至少一部分上方形成635电介质衬垫，电介质衬垫在金属环上方延伸并且在电介质衬垫上形成640电介质涂层，电介质涂层包括一层sin相关材料。sin相关材料可以选自由氮化硅、氮氧化硅、富硅氮化硅、富硅氮氧化硅、氧碳氮化硅和碳氮化硅组成的组。
58.图6c进一步限定了形成上部金属隔离元件和形成接地环包括使用镶嵌工艺形成645铜层。图6d进一步限定形成保护涂层包括在上部金属隔离元件的至少一部分上方形成电介质衬垫，其中电介质衬垫包括sin相关材料层。sin相关材料可以选自由氮化硅、氮氧化硅、富硅氮化硅、富硅氮氧化硅、氧碳氮化硅和碳氮化硅组成的组，并且在电介质衬垫上形成655电介质涂层。
59.图6e限定了在上部金属隔离元件和衬底之间形成660下部金属隔离元件的工艺600的新要素。应当理解，形成下部金属隔离元件是在形成上部金属隔离元件之前执行的。
下部金属隔离元件，可以是下部电容板，例如底部金属板130(图1a)或底部金属板230(图2a)，也可以是下部变压器线圈，例如，第一下部金属线圈530a或第二下部金属线圈530b(图5)。取决于工艺中使用的金属，下部金属隔离元件可以形成在任何适当的ild层上或位于上部金属隔离元件和衬底之间的任何适当的imd层中。
60.图6f进一步限定形成上部金属隔离元件和形成下部金属隔离元件中的每一个包括形成665金属板。相比之下，图6g进一步限定形成上部金属隔离元件和形成下部金属隔离元件中的每一个包括形成670金属线圈。图6h进一步限定形成金属环包括将金属环耦合675到衬底。金属环(例如金属环120e(图1a)、金属环220e(图2a)或金属环520c(图5))通过中间金属环(例如，金属环环120(图1a)、金属环220(图2a)或金属环520(图5))、中间金属通孔(例如金属通孔126(图1a)、金属通孔226(图2a)或金属通孔526(图5))，以及接触件(例如接触件116(图1a)、接触件216(图2a)或接触件516(图5))耦合到衬底。
61.申请人已经公开了一种集成电路，该集成电路包括电流隔离元件，例如电容器或变压器。电介质衬垫形成为与上部金属隔离元件(例如顶部金属板或顶部金属线圈)接触，并且还与作为接地环的一部分的最顶部金属环接触。电介质涂层形成在电介质衬垫上方，其中电介质衬垫或电介质涂层包含氮化硅相关材料。穿过电介质衬垫和电介质涂层形成沟槽开口，其中沟槽开口包围在上部金属隔离元件和最顶部金属环之间的上部金属隔离元件，并且可以有利地提高集成电路承受极高瞬态电压的能力。
62.尽管各个实施方式已经被示出并且详细描述，然而权利要求不限于任何特定实施方式或示例。上述具体实施方式均不应解读为意味着任何特定部件、元件、步骤、作用或功能是必要的，使得其必须包括在权利要求的范围内。除非明确规定，否则以单数形式引用元件不旨意味着“一个并且仅一个”，而是意味着“一个或更多个”。本领域普通技术人员已知的上述实施方式的元件的所有结构性和功能性等同物通过引用被明确地并入本文中并且旨在被当前权利要求所涵盖。因此，本领域技术人员将认识到，本文描述的示例性实施例可以与随附的权利要求的精神和范围内的各种修改和变化一起被实践。