具有占空比控制的谐波抑制收发器的制作方法

具有占空比控制的谐波抑制收发器
1.本技术要求jiang等人于2020年5月30日提交的题为“harmonics rejection transceiver with duty ratio control”的美国临时专利申请第63/032,588号的优先权，其全部内容通过引用并入本文。
技术领域
2.本公开内容总体上涉及用于减少收发器中的不需要的谐波含量的架构。


背景技术：

3.在无线终端诸如蜂窝电话中，通常具有不期望的本地振荡器时钟生成的时钟谐波。在发送器侧，这些时钟谐波可能通过非线性被混频回至期望信号的频率附近，并产生近信道失真，并且影响附近使用类似载波频率的其他无线终端。在接收器侧，接近期望的信号的时钟谐波频率的阻塞(blocker)信号可以在被混频回至基带频率时通过下转换过程落在所期望的信号频率的顶部并且降低所接收到的信号的失真率和信噪比。希望尽可能减少这些时钟谐波的影响。


技术实现要素：

4.根据本公开内容的一个方面，发送器具有n相信号源，其中n是大于2的整数，n相信号源被配置成提供形成n相输入信号的n个输入信号以及针对n个输入信号中的每个信号的反相输入信号。该发送器还包括频率合成器，频率合成器被配置成生成形成n相时钟信号的n个时钟信号以及针对n个时钟信号中的每个信号的反相时钟信号，n个时钟信号中的每个时钟信号具有与n个输入信号中的一个对应的相位。发送器还包括谐波抑制混频器，谐波抑制混频器具有第一组n个混频器对，第一组n个混频器对被配置成：接收n相输入信号和n相输入信号的反相，接收n相时钟信号和n相时钟信号的反相，并且生成第一输出信号。第一组中的每个混频器对包括：第一混频器，第一混频器被配置成接收输入信号中的相应一个输入信号和时钟信号中的相应一个时钟信号，并将输入信号中的相应一个输入信号与时钟信号中的相应一个时钟信号混频；以及第二混频器，第二混频器被配置成接收输入信号中的相应一个输入信号的反相输入信号和时钟信号中的相应一个时钟信号的反相时钟信号，并将输入信号中的相应一个输入信号的反相输入信号与时钟信号中的相应一个时钟信号的反相时钟信号混频。谐波抑制混频器被配置成：通过针对第一组中的每个混频器对将第一混频器的输出与第二混频器的输出进行组合来形成n个第一中间信号，以及组合n个第一中间信号以形成第一输出信号。
5.可选地，在前述方面中，发送器还包括n个放大器，所述n个放大器各自被配置成：接收第一中间信号中的相应一个第一中间信号；以及在组合n个第一中间信号以形成第一输出信号之前，放大第一中间信号中的相应一个第一中间信号。
6.可选地，在任一前述方面中，谐波抑制混频器还包括第二组n个混频器对，第二组n个混频器对被配置成：接收n相输入信号和n相输入信号的反相，接收n相时钟信号和n相时
钟信号的反相，并且生成第二输出信号。第一组中的每个混频器对包括：第一混频器，第一混频器被配置成接收输入信号中的相应一个输入信号和时钟信号中的相应一个时钟信号的反相，并将输入信号中的相应一个输入信号与时钟信号中的相应一个时钟信号的反相混频；以及第二混频器，第二混频器被配置成接收输入信号中的相应一个输入信号的反相输入信号和时钟信号中的相应一个时钟信号，并将输入信号中的相应一个输入信号的反相输入信号和时钟信号中的相应一个时钟信号混频。谐波抑制混频器被配置成：通过针对第二组中的每个混频器对将第一混频器的输出与第二混频器的输出进行组合来形成n个第二中间信号，以及组合n个第二中间信号以形成第二输出信号。
7.可选地，在前述方面中，发送器还包括电感耦合器，该电感耦合器包括：第一线圈，第一线圈被配置成在第一端子处接收第一输出信号并在第二端子处接收第二输出信号；以及第二线圈，第二线圈被电感地耦合至第一线圈，第二线圈具有被配置成提供发送器的单端输出的第一端子和被连接至地的第二端子。
8.可选地，在前述方面中，发送器还包括被配置成接收并放大单端输出的功率放大器。
9.可选地，在前述方面中，发送器还包括被配置成接收并发送单端输出的天线。
10.可选地，在任一前述方面中，频率合成器包括：压控振荡器，压控振荡器被配置成生成正振荡器信号和负振荡器信号；以及本地振荡器时钟生成器，本地振荡器时钟生成器被配置成根据正振荡器信号和负振荡器信号生成形成n相时钟信号的n个时钟信号以及针对n个时钟信号中的每个信号的反相时钟信号。
11.可选地，在前述方面中，压控振荡器被配置成生成频率为n相时钟信号的频率的1/2n倍的正振荡器信号和负振荡器信号。
12.可选地，在任一前述方面中，n相信号源被配置成接收同相/正交格式的输入信号，并由此生成形成n相输入信号的n个输入信号以及针对n个输入信号中的每个信号的反相输入信号。
13.可选地，在任一前述方面中，n等于3。
14.可选地，在前述方面中，频率合成器被配置成生成占空比为1/2的n个时钟信号，并且生成占空比为1/2的反相时钟信号。
15.可选地，在任一前述方面中，n等于4。
16.可选地，在前述方面中，其中，频率合成器被配置成生成占空比为1/3的n个时钟信号，并且生成占空比为2/3的反相时钟信号。
17.根据本公开内容的另一方面，提供了发送信号的方法，该方法包括：接收形成n相输入信号的n个输入信号以及针对n个输入信号中的每个信号的反相输入信号，以及接收形成n相时钟信号的n个时钟信号以及针对n个时钟信号中的每个信号的反相时钟信号，n个时钟信号中的每个时钟信号具有与n个输入信号中的一个输入信号对应的相位。该方法还包括根据n相输入信号和n相输入信号的反相并根据n相时钟信号和n相时钟信号的反相通过针对n个输入信号和n个输入信号的反相中的每一个执行以下操作来生成第一输出信号：将输入信号与时钟信号中的相应一个时钟信号混频；将输入信号中的相应一个输入信号的反相输入信号与时钟信号中的相应一个时钟信号的反相时钟信号混频；以及将所混频的输入信号中的相应一个输入信号和时钟信号中的相应一个时钟信号以及所混频的输入信号中
的相应一个输入信号的反相输入信号和时钟信号中的相应一个时钟信号的反相时钟信号进行组合以形成第一中间信号；以及组合n个第一中间信号以形成第一输出信号。
18.可选地，在前述方面中，该方法还包括：在组合n个第一中间信号以形成第一输出信号之前，放大n个第一中间信号。
19.可选地，在前述两个方面中的任一方面中，该方法还根据n相输入信号和n相输入信号的反相并根据n相时钟信号和n相时钟信号的反相通过以下操作来生成第二输出信号：针对n个输入信号和n个输入信号的反相中的每一个，将输入信号与时钟信号中的相应一个时钟信号的反相时钟信号混频；将输入信号中的相应一个输入信号的反相输入信号与时钟信号中的相应一个时钟信号混频；以及将所混频的输入信号中的相应一个输入信号和时钟信号中的相应一个时钟信号的反相时钟信号以及所混频的输入信号中的相应一个输入信号的反相输入信号和时钟信号中的相应一个时钟信号进行组合，以形成第一中间信号。该方法还包括组合n个第二中间信号以形成第二输出信号。
20.可选地，在前述方面中，该方法还包括：将输出信号和第二输出信号分别施加到电感耦合器的第一线圈的第一端子和第二端子；接收并放大来自电感耦合器的第二线圈的输出，第二线圈被电感地耦合至第一线圈；以及发送所放大的输出。
21.可选地，在发送信号的方法的任一前述方面中，该方法还包括：接收同相/正交格式的输入信号；以及根据输入信号生成形成n相输入信号的n个输入信号以及针对n个输入信号中的每个信号的反相输入信号。
22.可选地，在发送信号的方法的任一前述方面中，该方法还包括：由被配置成生成正振荡器信号和负振荡器信号的压控振荡器生成正振荡器信号和负振荡器信号；以及根据正振荡器信号和负振荡器信号生成形成n相时钟信号的n个时钟信号以及针对n个时钟信号中的每个信号的反相时钟信号。
23.可选地，在前述方面中，压控振荡器生成频率为n相时钟信号的频率的1/2n倍的正振荡器信号和负振荡器信号。
24.可选地，在前述两个方面中的任一方面中：n等于3，并且该方法还包括生成占空比为1/2的n个时钟信号，并生成占空比为1/2的反相时钟信号；或者可替选地，n等于4，并且该方法还包括生成占空比为1/3的n个时钟信号，并生成占空比为2/3的反相时钟信号。
25.根据本公开内容的另一方面，接收器包括：频率合成器，频率合成器被配置成生成形成n相时钟信号的n个时钟信号以及针对n个时钟信号中的每个信号的反相时钟信号，其中，n是大于2的整数；以及谐波抑制混频器。谐波抑制混频器包括第一组n个混频器对，第一组n个混频器对被配置成：接收输入信号，接收n相时钟信号和n相时钟信号的反相，并且生成形成n相输出信号的n个第一输出信号以及针对n个第一输出信号中的每个信号的反相输出信号，n个第一输出信号中的每个第一输出信号具有与n个时钟信号中的一个时钟信号对应的相位，第一组包括：第一混频器，第一混频器被配置成接收输入信号和时钟信号中的相应一个时钟信号并将输入信号与时钟信号中的相应一个时钟信号混频，以生成第一输出信号中的相应一个第一输出信号；以及第二混频器，第二混频器被配置成接收输入信号和时钟信号中的相应一个时钟信号的反相时钟信号并将输入信号与时钟信号中的相应一个时钟信号的反相时钟信号混频，以生成第一输出信号中的相应一个第一输出信号的反相输出信号。
26.可选地，在前述方面中，接收器还包括n相至正交转换器，n相至正交转换器被配置成接收n相输出信号并将n相输出信号转换成同相/正交格式。
27.可选地，在接收器的任一前述方面中，接收器还包括n个放大器，所述n个放大器各自被配置成：接收并放大输入信号；以及将所放大的输入信号供应至混频器对中的相应一个混频器对。
28.可选地，在接收器的任一前述方面中，谐波抑制混频器还包括第二组n个混频器对，第二组n个混频器对被配置成：接收输入信号，接收n相时钟信号和n相时钟信号的反相，并且生成形成n相输出信号的n个第二输出信号以及针对n个第一输出信号中的每个信号的反相输出信号，n个第二输出信号中的每个第二输出信号具有与n个时钟信号中的一个时钟信号对应的相位，第二组包括：第一混频器，第一混频器被配置成接收输入信号和时钟信号中的相应一个时钟信号的反相时钟信号并将输入信号与时钟信号中的相应一个时钟信号的反相时钟信号混频，以生成第二输出信号中的相应一个第二输出信号；以及第二混频器，第二混频器被配置成接收输入信号和时钟信号中的相应一个时钟信号并将输入信号与时钟信号中的相应一个时钟信号混频，以生成第二输出信号中的相应一个第二输出信号的反相输出信号。
29.可选地，在接收器的任一前述方面中，接收器还包括被配置成接收输入信号的天线。
30.可选地，在接收器的任一前述方面中，频率合成器包括：压控振荡器，压控振荡器被配置成生成正振荡器信号和负振荡器信号；以及本地振荡器时钟生成器，本地振荡器时钟生成器被配置成根据正振荡器信号和负振荡器信号生成形成n相时钟信号的n个时钟信号以及针对n个时钟信号中的每个信号的反相时钟信号。
31.可选地，在前述方面中，压控振荡器被配置成生成频率为n相时钟信号的频率的1/2n倍的正振荡器信号和负振荡器信号。
32.可选地，在接收器的任一前述方面中，n等于3。
33.可选地，在前述方面中，频率合成器被配置成生成占空比为1/2的n个时钟信号，并生成占空比为1/2的反相时钟信号。
34.可选地，在接收器的任一前述方面中，n等于4。
35.可选地，在前述方面中，频率合成器被配置成生成占空比为1/3的n个时钟信号，并生成占空比为2/3的反相时钟信号。
36.根据本公开内容的另一方面，提供了接收信号的方法，该方法包括：接收输入信号；接收形成n相时钟信号的n个时钟信号以及针对n个时钟信号中的每个信号的反相时钟信号，其中，n是大于2的整数；以及根据输入信号并根据n相时钟信号和n相时钟信号的反相通过以下操作来生成形成n相第一输出信号的n个第一输出信号以及针对n个第一输出信号中的每个信号的反相输出信号，n个第一输出信号中的每个第一输出信号具有与n个时钟信号中的一个时钟信号对应的相位：在n个第一混频器对中的每个第一混频器对的第一混频器中，将输入信号与时钟信号中的相应一个时钟信号混频，以生成第一输出信号中的相应一个第一输出信号，以及在n个第一混频器对中的每个第一混频器对的第二混频器中，将输入信号与时钟信号中的相应一个时钟信号的反相时钟信号混频，以生成第一输出信号中的相应一个第一输出信号的反相输出信号。
37.可选地，在接收信号的方法的前述方面中，该方法还包括将n相第一输出信号转换成同相/正交格式。
38.可选地，在接收信号的方法的任一前述方面中，该方法还包括：在n个放大器中的每个放大器中放大输入信号；以及将来自n个放大器中的每个放大器的所放大的输入信号供应至第一混频器对中的相应一个第一混频器对。
39.可选地，在接收信号的方法的任一前述方面中，该方法还包括：根据输入信号并根据n相时钟信号和n相时钟信号的反相通过以下操作来生成形成第二n相输出信号的n个第二输出信号以及针对n个第二输出信号中的每个信号的反相输出信号，n个第二输出信号中的每个第二输出信号具有与n个时钟信号中的一个时钟信号对应的相位：在n个第二混频器对中的每个第二混频器对的第一混频器中，将输入信号与时钟信号中的一个时钟信号的相应反相时钟信号混频，以生成第二输出信号中的相应一个第二输出信号；以及在n个第二混频器对中的每个第二混频器对的第二混频器中，将输入信号与时钟信号中的相应一个时钟信号混频，以生成第二输出信号中的相应一个第二输出信号的反相输出信号。
40.可选地，在接收信号的方法的任一前述方面中，该方法还包括：由被配置成生成正振荡器信号和负振荡器信号的压控振荡器生成正振荡器信号和负振荡器信号；以及根据正振荡器信号和负振荡器信号生成形成n相时钟信号的n个时钟信号以及针对n个时钟信号中的每个信号的反相时钟信号。
41.可选地，在接收信号的方法的前述方面中，压控振荡器生成频率为n相时钟信号的频率的1/2n倍的正振荡器信号和负振荡器信号。
42.可选地，在接收信号的方法的前述两个方面中的任一方面中，n等于3，并且该方法还包括生成占空比为1/2的n个时钟信号，并生成占空比为1/2的反相时钟信号；或者可替选地，n等于4，并且该方法还包括生成占空比为1/3的n个时钟信号，并生成占空比为2/3的反相时钟信号。
43.提供本发明内容是为了以简化的形式介绍一系列在下面的具体实施方式中进一步描述的构思。本发明内容并不旨在识别所要求保护的主题的关键特征或必要特征，也不旨在用作辅助确定所要求保护的主题的范围。所要求保护的主题不限于解决背景技术中提到的任何或所有缺点的实现方式。
附图说明
44.本公开内容的各方面通过示例的方式示出，并且不受附图的限制，对于所述附图，相似的附图标记指示元件。
45.图1示出了用于传送数据的无线网络。
46.图2是可以用于例如图1中的网络的无线通信系统的框图。
47.图3是发送器的第一实施方式的框图，其说明了带有占空比控制的改进的谐波抑制。
48.图4是示出图3的实施方式中的lo时钟的六相的实施方式的图。
49.图5示出了图3的实施方式的功率放大器的性能的仿真结果。
50.图6是示出如图3的实施方式中的收发器的操作的第一实施方式的流程图。
51.图7是使用带占空比控制的谐波抑制的四相发送器系统的实施方式。
52.图8是图7的实施方式的功率放大器的输出端处的频谱图。
53.图9是抑制位于二次时钟谐波、三次时钟谐波和四次时钟谐波处或二次时钟谐波、三次时钟谐波和四次时钟谐波附近的阻塞的三相接收器系统的实施方式的框图。
54.图10是示出如图9的实施方式中的接收器的操作的实施方式的流程图。
具体实施方式
55.现在将参照附图描述本公开内容，本公开内容总体上涉及用于减少来自发送器和接收器的不需要的谐波含量的技术。呈现了n相发送器和接收器的实施方式，该n相发送器和接收器可以从在本地振荡器频率的1/2n倍的频率处操作的压控振荡器生成本地振荡器时钟信号，并且能够通过使用对本地振荡器时钟信号的占空比控制而将不需要的谐波减少至如下水平，所述水平通常是压控振荡器以n倍的(或更高的)本地振荡器频率运行将需要的。在下述架构中，生成n相时钟信号以及n相时钟信号的分量的反相，并且这些时钟信号与n相输入信号以及n相输入信号的分量的反相混频。与通常的混频器配置不同，输入信号的每个分量及其反相分别与时钟信号的相应相位及其反相成对混频，这些对被组合并被单独放大。例如，在三相实施方式的情况下，n相时钟信号的所有分量(以及它们的反相分量)的占空比是50％，从而抑制了不需要的二阶谐波，这在以前的实现方式下需要六相时钟信号。
56.应当理解，本公开内容的实施方式可以以多种不同的形式实现，并且权利要求范围不应被解释为限于本文阐述的实施方式。而是，提供这些实施方式以使本公开内容将是透彻和完整的，并且将向本领域技术人员充分传达发明性实施方式构思。实际上，本公开内容意在覆盖包括在由所附权利要求限定的本公开内容的范围和精神内的这些实施方式的替选、修改和等同方案。此外，在本公开内容的当前实施方式的以下详细描述中，阐述了许多具体细节以便提供透彻的理解。然而，对于本领域普通技术人员而言将清楚的是，可以在没有这样的具体细节的情况下实践本公开内容的实施方式。
57.图1示出了用于传送数据的无线网络。通信系统10包括例如用户设备11a至11c、无线电接入网络(radio access network，ran)12a至12b、核心网络13、公共交换电话网络(public switched telephone network，pstn)14、因特网15和其他网络16。另外的或可替选的网络包括私人数据分组网络和包括公司内联网的公共数据分组网络。虽然图中示出了特定数量的这些组件或元件，但是系统10中可以包括任意数量的这些组件或元件。
58.在一个实施方式中，无线网络可以是第五代(fifth generation，5g)网络，该第五代网络包括至少一个5g基站，该至少一个5g基站采用正交频分复用(orthogonal frequency-division multiplexing，ofdm)和/或非ofdm以及短于1毫秒(ms)的传输时间间隔(transmission time interval，tti)(例如，100微秒或200微秒)以与通信装置进行通信。通常，对基站的引用可以指enb和5g基站(gnb)中的任何一个。此外，网络还可以包括网络服务器，该网络服务器用于处理经由至少一个enb或gnb基站从通信装置接收的信息。
59.系统10使多个无线用户能够发送和接收数据以及其他内容。系统10可以实现一种或更多种信道接入方法，例如但不限于码分多址(code division multiple access，cdma)、时分多址(time division multiple access，tdma)、频分多址(frequency division multiple access，fdma)、正交fdma(orthogonal fdma，ofdma)或单载波fdma(single-carrier fdma，sc-fdma)。
60.用户设备(user equipment，ue)11a至11c被配置成在系统10中进行操作和/或通信。例如，用户设备11a至11c被配置成发送和/或接收无线信号或有线信号。每个用户设备11a至11c代表任何合适的终端用户装置并且可以包括如下装置例如(或者可以被称为)：用户设备/装置、无线发送/接收单元(wireless transmit/receive unit，ue)、移动站、固定或移动用户单元、寻呼机、蜂窝电话、个人数字助理(personal digital assistant，pda)、智能电话、膝上型计算机、计算机、触摸板、无线传感器、可穿戴装置或者消费电子装置。
61.在所描绘的实施方式中，ran 12a至ran 12b分别包括一个或更多个基站17a、17b(统称为基站17)。基站17中的每一个被配置成与ue 11a、11b、11c中的一个或更多个进行无线接口连接，以能够访问核心网络13、pstn 14、因特网15和/或其他网络16。例如，基站(base station，bs)17可以包括如下一些公知装置中的一个或更多个：诸如具有有线或无线网络的基站收发信台(base transceiver station，bts)、节点b(nodeb)、演进型nodeb(evolved nodeb，enb)、下一(第五)代(5g)nodeb(next(fifth)generation(5g)nodeb，gnb)、家庭nodeb、家庭enodeb、站点控制器、接入点(access point，ap)或无线路由器、或服务器、路由器、交换机或其他处理实体。
62.在一个实施方式中，基站17a形成ran 12a的一部分，ran 12a可以包括其他基站、元件和/或装置。类似地，基站17b形成ran 12b的一部分，ran 12b可以包括其他基站、元件和/或装置。基站17中的每一个进行操作以在特定地理区或区域(有时称为“小区”)内发送和/或接收无线信号。在一些实施方式中，可以针对每个小区采用具有多个收发器的多输入多输出(multiple-input multiple-output，mimo)技术。
63.基站17使用无线通信链路通过一个或更多个空中接口(未示出)与用户设备11a至11c中的一个或更多个进行通信。空中接口可以利用任何合适的无线电接入技术。
64.可以设想，系统10可以使用多信道接入功能，包括例如其中基站17和用户设备11a至11c被配置成实现长期演进无线通信标准(long term evolution，lte)、高级lte(lte advanced，lte-a)和/或lte多媒体广播多播服务(multimedia broadcast multicast service，mbms)的方案。在其他实施方式中，基站17和用户设备11a至11c被配置成实现umts、hspa或hspa+标准和协议。当然，可以利用其他多址方案和无线协议。
65.ran 12a至ran 12b与核心网络13进行通信，以向用户设备11a至11c提供语音、数据、应用、互联网协议语音(voice over internet protocol，voip)或其他服务。如所理解的，ran 12a至ran 12b和/或核心网络13可以与一个或更多个其他ran(未示出)直接或间接通信。核心网络13还可以用作其他网络(例如pstn 14、因特网15和其他网络16)的网关接入。此外，用户设备11a至11c中的一些或全部可以包括用于使用不同的无线技术和/或协议通过不同的无线链路与不同的无线网络通信的功能。
66.ran 12a至ran 12b还可以包括毫米和/或微米波接入点(ap)。ap可以是基站17的一部分，或者可以远离基站17定位。ap可以包括但不限于能够进行mmw通信的基站17(例如，mmw基站)或连接点(mmw cp)。mmw ap可以发送和接收例如从24ghz至100ghz的频率范围内的信号，但不要求在整个该范围内操作。如本文中所使用的，术语“基站”用于指代基站和/或无线接入点。
67.尽管图1示出了通信系统的一个示例，但可以对图1进行各种改变。例如，通信系统10可以包括任何数量的用户设备、基站、网络或任何合适配置的其他组件。还应当理解，术
语“用户设备”可以指与蜂窝或移动通信系统中的无线电网络节点通信的任何类型的无线装置。用户设备的非限制性示例是目标装置、装置对装置(device-to-device，d2d)用户设备、机器类型用户设备或能够进行机器对机器(machine-to-machine，m2m)通信的用户设备、膝上型计算机、pda、ipad、平板计算机、移动终端、智能电话、膝上型计算机嵌入式设备(laptop embedded equipped，lee)、膝上型计算机安装设备(laptop mounted equipment，lme)和usb加密狗。
68.图2是诸如移动电话或用户设备11a至11c或基站17的无线通信系统100的框图，其示出了以下讨论的元件中的一些元件。为了从处理器111的电路元件发送输出信号，发送器(tx)rf/模拟部分101将输出信号从中频(intermediate frequency，if)范围向上转换到射频(radio frequency，rf)范围，对该输出信号进行放大、滤波并且可以在将发送信号供应至天线105之前执行其他处理。输出信号以同相/正交(in-phase/quadrature，i/q)格式作为由tx数字基带块107生成的同相和正交信号i
tx
和q
tx
提供至tx rf/模拟部分101。尽管tx数字基带块107在图2中被示为与tx rf/模拟部分101分开的块，但根据实施方式，这些元件可以不同地组合为电路元件并以硬件、固件、软件或这些的组合来实现。
69.信号由天线105接收并供应至接收器(rx)rf/模拟部分102。在将信号传递到处理器111处表示的装置上的其他元件之前，rx部分102执行任何需要或希望的信号处理，例如从射频(rf)范围向下转换到中频(if)范围以及滤波。在图2的实施方式中，rx rf/模拟部分102的输出是i/q格式，并且rx数字基带部分117将该输出转换成供应至处理器的接收信号。尽管rx数字基带部分117在图2中被示出为与rx rf/模拟部分102分开的块，但根据实施方式，这些元件可以不同地组合为电路元件并以硬件、固件、软件或它们的组合来实现。此外，虽然图2将tx rf/模拟部分101和rx rf/模拟部分102表示为单独的元件，但根据实施方式，发送器路径和接收器路径可以共享许多元件或被实施为组合的收发器。在下文中，“收发器”通常可以用来指代组合的发送器/接收器，指代分离的收发器和接收器部分，或指代在发送器与接收器之间共享一个或更多个部件(例如，本地振荡器)的实施方式。
70.在诸如移动电话的收发器中，通常具有从本地振荡器生成的不期望的时钟谐波。在发送器侧，这些时钟谐波可以通过非线性被混频回至接近所期望的信号的频率，并且产生近信道失真(例如，cim2、cim3、cim5，其中，cimx是第x阶计数器互调)，并且还影响附近使用接近载波频率的其他无线终端。在接收器侧，接近期望的信号时钟谐波频率的阻塞信号可以被使用，但当该阻塞信号被混频回至基带频率时，该阻塞信号在向下转换时可以落在所期望的信号频率的顶部并且使接收到的信号劣化。
71.通常，可以在适当地选择n的情况下通过多相(n相)混频器设计来移除这些不希望的谐波中的一些，其中值n越高，将移除的谐波越多。因此，针对谐波抑制优选高的n值。然而，对于n相混频器设计，高的n值要求振荡器(例如，压控振荡器或vco)以高频率运行。(通常，最小vco频率是f
lo
*n/2，其中f
lo
是本地振荡器载波频率。)这导致vco中的高功耗，并使vco设计具有挑战性。
72.下文介绍了谐波抑制混频器(harmonic rejection mixer，hrm)混频器的实施方式，该混频器可以在较低的n值下运行，从而降低vco频率要求，同时比传统n相hrm抑制更多的谐波。
73.为了发送正交iq信号(同相/正交或iq格式的信号)，使用最小值n＝3，即三相系
统。为了尽可能使vco频率最小化，第一组实施方式使用三相发送器系统作为示例来演示在以下讨论中提出的概念的各方面。
74.为了在标准三相系统中生成三相，vco时钟需要以至少1.5x本地振荡器(local oscillator，lo)时钟速率运行，同时使用vco信号的上升沿和下降沿。例如，如果载波频率是7.15ghz，则vco频率需要至少是7.15*1.5＝10.725ghz。实际上，在应当抑制哪些谐波方面，较低的谐波(例如，二次谐波、三次谐波)比较高的谐波更关键。尽管三相系统是高效的，但典型的三相实现方式并不抑制偶数阶本地振荡器时钟谐波诸如强二次谐波。该偶数阶时钟谐波将通过偶数阶后混频器非线性而被混频回至接近所期望的发送器信号频率，最终产生cim2和cim4。此处提出的以下实施方式调整lo时钟的占空比，使得收发器可以抑制更多的时钟谐波。
75.更具体地，在第一组实施方式中，对于三相系统示例，允许vco以1.5x运行，同时抑制与二阶、三阶和四阶lo时钟相关的谐波。这可以提供与六相系统(对应于n＝6，并且要求vco以3x运行)相似的时钟谐波性能，但频率是vco频率的一半。图3是这样的实施方式的框图。
76.图3是发送器的第一实施方式的框图，其示出了使用占空比控制进行的改进的谐波抑制。在高层次上考虑图3，iq源107——其可以在图2的tx数字基带块107内部被生成——提供要发送的信号。来自iq源107的信号是i/q格式，并且如下所述被转换成三相信号，该三相信号的分量将模拟三相格式的源信号提供至谐波抑制块hrm 200。频率合成器230向hrm 200供应一组时钟信号。hrm 200的输出通过一组可变增益放大器vga 221-i和vga 223-i、电感耦合器251、功率放大器pa 253和滤波器255供应至天线105。
77.在该实施方式中，在频率合成器230的块中，vco 231以1.5x本地振荡器频率的频率即fvco＝1.5*flo生成正输出p和负输出n的差分输出。占空比调整块233调整vco信号的占空比，使得lo时钟生成块235可以被生成为具有1/2(50％)占空比，而不是传统的1/3(33)占空比lo时钟。(应当理解，在实际电路中，例如被生成为具有50％占空比的时钟信号实际上会与该标称值略有不同：例如，下面参照图5所示的波形示出了实际信号的占空比为49.7878％的示例。)对于lo时钟生成块235的输出，最终lo信号是三相信号clk0、clk120和clk240以及互补lo时钟信号clk0b、clk120b和clk240b，这些三相信号和互补lo时钟信号也被生成为具有50％的占空比。
78.在最终lo时钟占空比为50％的情况下计算所有三个相位，频率合成器230的输出为交叠的lo时钟系统。对于蜂窝应用中使用的典型无源混频器设计，这些交叠的时钟信号会产生串扰，这是不希望的。为了应对这个问题，此处提出的实施方式的架构使用分段可变增益放大器(variable gain amplifier，vga)，将混频器分组到每个分段vga的不同分段中，并且将这些元件分组，使得每个分段不具有任何lo时钟交叠。不同分段的求和发生在vga的输出端处。如图3所示，在双端差分实施方式中，该技术可以应用于正侧(p侧)和负侧(n侧)两者。
79.hrm 200的三个p侧中间输出各自通向vga 221-1、vga-2 221-2或vga-3 221-3中相应的一个。这些vga中的每一个的输入是来自对lo时钟信号和该lo时钟信号的反相之一进行接收的一对混频器的组合输出：vga 221-1的输入是接收clk0的混频器201和接收clk0b的混频器202的组合输出，该组合输出用以产生第一p侧中间输出；vga 221-2的输入
是接收clk120的混频器203和接收clk120b的混频器204的组合输出，该组合输出用以产生第二p侧中间输出；以及vga 221-3的输入是接收clk240的混频器205和接收clk240b的混频器206的组合输出，该组合输出用以产生第二p侧中间输出。如在图3中的这些混频器中的每一个上面附带说明的，这些lo信号中的每一个具有50％的占空比。尽管每个lo信号及其反相的占空比均为50％，但混频器被配对成使每对中的lo信号是互补且不交叠的。
80.在hrm 200的n侧中间输出上使用类似的布置，hrm 200的n侧中间输出各自通向相应的vga 223-1、vga-2 223-2或vga-3 223-3中的一个。这些vga中的每一个的输入是来自对lo时钟信号和该lo时钟信号的反相之一进行接收的一对混频器的组合输出：vga 223-1的输入是接收clk0的混频器211和接收clk0b的混频器212的组合输出，该组合输出用以产生第一n侧中间输出；vga 223-2的输入是接收clk120的混频器213和接收clk120b的混频器214的组合输出，该组合输出用以产生第二n侧中间输出；以及vga 223-3的输入是接收clk240的混频器215和接收clk240b的混频器216的组合输出，该组合输出用以产生第三n侧中间输出。如在上述这些混频器中的每一个上面再次附带说明的，这些lo信号中的每一个具有50％的占空比。
81.hrm 200内的每个分段路径使用互补信号(即，clk0和clk0b对、clk120和clk120b对、clk240和clk240b对)，使得每个分段中的非交叠时钟占空比之和为100％。例如，在进行组合以提供vga 221-1的输入的混频器201和202的第一分段中，clk0和clk0b是不交叠的，其中各自具有50％的占空比，因此它们之间的总占空比是100％。在时钟100％完全不交叠的情况下，混频器的开启/关闭可以正确进行，使得基带iq信号可以由lo时钟正确采样。
82.图4是示出图3的实施方式中的lo时钟的六相的实施方式的示意图，即来自lo时钟生成块235的clk0/clk120/clk240/clk0b/clk120b/clk240b。如所看到的那样，三相lo信号clk0/clk120/clk240的分量交叠。然而，clk0/clk0b对、clk120/clk120b对和clk240/clk240b对不交叠。
83.返回至图3，在信号路径中，来自iq源107的iq数据在转换块243中被数字地转换为三相基带信号(0、120、240)。然后，三个数模转换器(digital to analog converter，dac)dac_0 245-1、dac_120 245-2和dac_240 245-3将三相数字信号转换为模拟信号，这些模拟信号然后通过低通滤波器(low pass filter，lpf)lpf_0 247-1、lpf_120 247-2和lpf_240247-3进行滤波以移除不希望的失真和噪声。通常，dac和lpf是相对不受到收发器内部的其他噪声源的影响的差分电路。这意味着，除了0信号、120信号和240信号之外，互补信号(180、300、60)也被创建并提供至hrm 200。元件107、243、245-1、245-2、245-3、247-1、247-2和247-3一起形成n＝3相信号源241。
84.谐波抑制混频器(hrm)200将lpf的输出与lo时钟相结合以生成rf输出。如图3所示，在p侧，来自lpf 247-1的0输出和180输出分别在混频器201处与clk0混频以及在混频器202处与clk0b混频；来自lpf 247-2的120输出和300输出分别在混频器203处与clk120混频以及在混频器204处与clk120b混频；以及来自lpf 247-3的240输出和60输出分别在混频器205处与clk240混频以及在混频器206处与clk240b混频。n侧被类似地设置，但是其中来自lpf中的每一个的输出被调换：来自lpf 247-1的180输出和0输出分别在混频器211处与clk0混频以及在混频器212处与clk0b混频；来自lpf 247-2的300输出和120输出分别在混频器213处与clk120混频以及在混频器214处与clk120b混频；以及来自lpf 247-3的60输出
和240输出分别与混频器215处与clk240混频以及在混频器216处与clk240b混频。
85.来自p侧混频器的rf输出由vga 221-1、vga 221-2和vga 221-3放大，并被组合以提供来自hrm 200的p侧输出信号，类似地，来自n侧混频器的rf由vga 223-1、vga223-2和vga 223-3放大，并被组合以提供来自hrm 200的n侧输出信号。为了将来自vga的rf输出转换为单端输出，可以使用电感耦合器251，其中经组合的p侧输出和经组合的n侧输出被连接在电感耦合器251的第一线圈两端，以及电感耦合器251的第二线圈的一侧设置为接地并且另一侧在输出端提供单端信号。功率放大器pa 253对单端输出进行放大，并且pa输出通过rf滤波器255进行滤波以移除不希望的失真。最后，经滤波的rf输出被馈送至天线105。
86.图5示出了图3的实施方式的功率放大器的输出性能的仿真结果。更具体地，图5的曲线图以分贝(db)为单位绘制了作为频率的函数的三相功率放大器输出端的输出，该输出被归一化以使期望的发送器(tx)信号在0db处。在图5的曲线图中，出于快速仿真的目的，期望的信号频率(大约1.2288x10
8 hz)被选择为低于实际rf目标频率。在仿真中，占空比取为49.7878％，而不是精确的50％，以表示在实际实现方式中可能发生的图3的电路的不太理想的操作。除了期望的tx信号之外，在稍低的频率处，由于lo泄漏导致的峰值下降了约-60db，而由于图像失真导致的峰值下降了超过-80db。
87.关于谐波，对于二阶反互调，图5示出了正侧cim2p上的峰值下降了-80db，并且负侧cim2n上的峰值下降了约-70db。如果占空比接近50％，则cim2将进一步降低。不存在三阶cim3峰值，并且唯一的另一个显著尖峰是关于cim5，其下降了约-100db。因此，图5的仿真结果示出了：具有lo时钟占空比调整和经分段的vga结构的图3的三相hrm架构的功率放大器pa 253的输出端处的输出性能可以实现与标准六相hrm相当的谐波抑制。该系统的频谱示出，对于蜂窝应用而言，所有cim失真的水平都足够低。
88.图6是示出如图3的实施方式中的收发器的操作的第一实施方式的流程图。在601处，hrm接收n相输入信号的n个分量和这些输入信号的反相。在图3的三相实施方式中，这包括三相输入信号的分量(0、120、240)和这些输入信号的反相(180、300、60)。在图3的实施方式中，这些信号由三相转换块、dac 245-1、dac 245-2、dac 245-3和lpf247-1、lpf 247-2、lpf 247-3从iq源107的i/q信号中生成。
89.在603处，频率合成器230生成lo时钟信号，并且hrm 200接收该lo时钟信号。lo时钟信号包括n相时钟信号的n个分量和这些n个分量的反相时钟信号。在图3的三相实施方式中，这些lo时钟信号是时钟信号clk0、clk120和clk240以及它们的反相clk0b、clk120b和clk240b，所有这些lo时钟信号都具有1/2(50％)的占空比。尽管图6的流程图以特定顺序呈现了其要素，但应当理解，这些要素都可以同时被执行(即，601、603和随后的要素都同时进行)以在图3的电路正在发送时生成输出信号。
90.在605处，对于每个n相输入信号，将输入信号与相应的时钟信号混频。例如，在图3的实施方式中，在hrm 200的n侧，输入信号分量(0、120、240)分别在混频器201、203和205中与三相的分量(clk0、clk120、clk240)混频。对于图3的双端实施方式，反相输入信号分量(180、300、60)分别在混频器211、213和215中与(clk0、clk120、clk240)混频。
91.在607处，对于每个n相输入信号，将n相输入信号的反相的分量与相应时钟信号的反相混频。例如，在图3的实施方式中，在hrm 200的n侧，输入信号分量(180、300、60)分别在混频器202、204和206中与(clk0b、clk120b、clk240b)混频。对于图3的双端实施方式，反相
输入信号分量的反相(即，分量本身)(0，120，240)分别在混频器212、214和216中与(clk0b、clk120b、clk240b)混频。
92.在609处，对于n相输入信号分量中的每一个，来自605和607的混频信号对被组合以形成一组n个中间输出。在图3的三相实施方式中，这对应于将混频器对(201、202)、(203、204)和(205、206)的输出进行组合以得到n个p侧中间输出。在如图3所示的双端实施方式中，为了也生成n个n侧中间输出，将混频器对(211、211)、(213、214)和(215、216)的输出进行组合。
93.在611处，n个中间输出被单独放大，然后被组合以提供输出信号。在图3的三相实施方式中，在p侧，这对应于混频器对(201、202)、(203、204)和(205、206)的输出在相应的vga 221-1、vga 221-2和vga 221-3中被放大。这些vga的输出然后被组合以提供hrm 200的p侧的输出信号。在图6的双端实施方式中，在n侧，混频器对(211、212)、(213、214)和(215、216)的输出在相应的vga 223-1、vga 231-2和vga 231-3中被放大，然后这些vga的输出被组合以提供hrm 200的n侧的输出信号。
94.然后，在613中发送输出信号。在如图3的双端实施方式中，p侧输出和n侧输出在电感耦合器251的线圈处被转换成单端输出。单端输出然后在功率放大器pa 253中放大、在滤波器255中滤波，然后从天线105发送。
95.图7是使用带占空比控制的谐波抑制的四相发送器系统的实施方式。在典型的四相发送器系统中，非交叠时钟的占空比为25％。该典型的四相系统由于在四相系统中存在三次谐波而遭受cim3问题。如果lo时钟的占空比反而被调整为1/3(33.33％)，则三次谐波将不会一开始出现在lo信号中，这意味着该改进的四相系统将不会有明显的三次谐波，并因此不涉及主要的cim3问题。
96.图7的实施方式将图3的与混频器和vga相关的电路元件扩展至四相系统。发送器电路的其他元件(lpf、dac、lo生成)可以从前面讨论的三相示例中得出，其中在该示例中，lo时钟和相关联的互补时钟是四相的。在频率合成器730中，vco的频率是lo频率的n/2倍，其中n是lo时钟相位的数量，因此对于n＝4的实施方式，fvco＝2*flo。图4也是双端实施方式，其中vco 731的p输出和n输出通向占空比调整块，这给予p侧分量1/3的占空比并且给予n侧分量2/3的互补占空比。然后，lo时钟生成块735生成n相时钟信号的分量clk0、clk90、clk180和clk270，它们都具有1/3(33.33％)的占空比，并且这些分量的反相clk0b、clk90b、clk180b和clk270b将具有2/3的占空比。应当注意，在该实施方式中，这些反相不是冗余的(也就是，例如，clk0与clk180b不同)，这是因为这些反相具有66.67％的占空比。总的来说，每个lo分量及其反相的组合的占空比将为100％。
97.对于四相输入信号，来自iq源107的信号向dac_i 745-1提供i分量，该dac_i 745-1又向滤波器lpf_i 747_1提供双端输入i和ib以对hrm 700的同相输入进行滤波。q分量通向dac_q 745-2，该dac_q 745-2又向滤波器lpf_i 747_2提供双端输入q和qb以对hrm 700的正交输入进行滤波。在四相实施方式中，由于i和ib相位异相180度，并且q和qb相位异相180度，这四个信号(i、q、ib、qb)一起形成四相输入信号，该四相输入信号的反相为(ib、qb、i、q)，因此仅使用两个dac和两个lpf。(也就是说，四相输入信号的分量的反相不需要被单独生成，只需根据四相输入信号的分量重新设置。)元件107、745-1、745-2、747-1和747-2一起形成n＝4相信号源741。
98.与图3类似，在hrm 700的n侧，四相输入信号(i、q、ib、qb)分别在混频器701、703、705和707中与四相lo时钟信号(clk0、clk90、clk180、clk270)的相应分量混频。四相输入信号的反相(ib、qb、i、q)分别在混频器702、704、706和708中与四相lo时钟信号的相应反相分量(clk0b、clk90b、clk180b、clk270b)混频。为了生成四个中间p侧输出，来自混频器对(701、702)、(703、704)、(705、706)和(707、708)的输出在相应的vga 721-1、vga 721-2、vga 721-3和vga 721-4中被混频和放大。然后，p侧vga的输出被组合以生成p侧输出。
99.在hrm 700的n侧，四相输入信号的反相分量(ib、qb、i、q)分别在混频器711、713、715和717中与四相lo时钟信号(clk0、clk90、clk180、clk270)的相应分量混频。四相输入信号(i、q、ib、qb)分别在混频器712、714、716和718中与四相lo时钟信号的相应反相分量(clk0b、clk90b、clk180b、clk270b)混频。为了生成四个中间n侧输出，来自混频器对(711、712)、(713、714)、(715、716)和(717、718)的输出在相应的vga 723-1、vga 723-2、vga 723-3和vga 723-4中被混频和放大。然后，n侧vga的输出被组合以生成n侧输出。
100.由于图7的实施方式也是双端实施方式，因此p侧输出和n侧输出被连接在电感耦合器751的第一线圈两端，其中第二线圈向功率放大器pa 753提供单端输出。来自pa 753的经放大的输出然后可以在755处滤波，并从天线105发送。
101.图8是图7的实施方式的功率放大器pa 753的输出端处的频谱的曲线图。图8的曲线图被设置成类似于图5的曲线图，其中频率以hz x 108为单位，以及水平以db为单位，水平被归一化以使期望的输出在0db处。存在下降约-80db的lo泄漏，并且p侧和n侧的三次谐波以及五次谐波存在cim失真。在所有情况下，对于cim3n，峰值降低约-65db；对于cim3p，峰值降低约-85db；以及对于cim5，峰值降低超过-100db。cim3n峰值和cim3p峰值是通过较高次谐波生成，但它们的水平足够低而不会在蜂窝应用中引起大的问题。
102.关于占空比调整，例如在图3的实施方式的块235和图7的块735中，为了抑制偶次谐波(如在图3的三相示例中抑制二次谐波)，lo时钟占空比在占空比调整块中被设置为50％。根据情况，在先前方法中使用的原始未调整lo时钟中，占空比将为33.333％或66.667％。为了抑制三次谐波(如图7的四相示例中)，lo时钟占空比被设置为33.333％或66.667％。在先前方法中使用的原始未调整lo时钟中，占空比通常为25％。
103.以上示例中的上述架构允许占空比被调整成使n相hrm能够比具有相同n值的标准n相hrm消除更多的谐波。为了在降低时钟谐波性能方面实现类似的性能，先前的实现方式要求n相系统在较高的n值下运行，这意味着较高的vco频率。例如，图3的实施方式使用其中vco以1.5x本地振荡器频率运行的三相系统，而为了实现类似的性能，现有方法将需要操作为其中vco以3x本地振荡器频率运行的六相系统。类似地，图7的实施方式可以在fvco＝2*flo的情况下操作，而为了获得类似的性能，先前的方法将需要fvco＝4*flo的八相系统。
104.上述用于发送器例如图2的tx部分101的架构也适用于接收器例如图2的rx部分102。上面对发送器案例的大部分讨论延续到接收器案例。虽然被分开讨论，但是收发器实施方式和接收器实施方式可以共享许多组件或者实施在组合的收发器中。
105.图9是三相接收器系统的实施方式的框图，该三相接收器系统抑制位于二次时钟谐波、三次时钟谐波和四次时钟谐波处或在二次时钟谐波、三次时钟谐波和四次时钟谐波附近的阻塞。粗略地说，除了信号路径相反，图9的接收器实施方式的整体结构与图3的发送器实施方式类似。四相接收器系统可以类似地基于图7的发送器实施方式。在此处呈现的接
收器实施方式中，使用分段低噪声放大器(low noise amplifier，lna)来避免交叠串扰。
106.更具体地，频率合成器930可以与图3的频率合成器230具有相同或相似的结构，其中vco 931、占空比调整块933和lo时钟生成块935可以如以上关于相应的元件231、233和235所描述的那样进行操作。
107.因为图9也是双端实施方式，因此hrm 900现在生成三相输出信号(0、120、240)和三相输出的反相值(180、300、60)，而不是接收三相输入信号及其分量的反相信号。互补输出信号对用作一组低通滤波器和模数转换器的差分输入。更具体地，(0、180)对是至lpf_0 947-1的差分输入，该lpf_0 947-1的输出然后通向adc_0 945-1以给出三相输出的(单端)第一(0度相位)分量。类似地，(120、300)对是至lpf_120 947-2的差分输入，该lpf_120 947-2的输出然后通向adc_120 945-2以给出三相输出的(单端)第二(120度相位)分量；以及(240、60)对是至lpf_240 947-3的差分输入，该lpf_240 947-3的输出然后通向adc_240 945-3以给出三相输出的(单端)第三(240度相位)分量。
108.至hrm 900的输入来自lna 921-1、lna-2 921-2和lna-3 921-3的分段lna，lna921-1、lna-2 921-2和lna-3 921-3各自连接成通过rf滤波器955从天线105接收信号。lna 921-1、lna 921-2和lna 921-3中的每一个的输出是差分的，其中每一个的p侧输出通向hrm 900中相应的一对p侧混频器，以及每一个的n侧输出通向hrm 900中相应的一对n侧混频器。
109.在hrm 900内，来自lna 921-1的p侧输出通向混频器对901、902以分别与clk0和clk0b混频，从而生成差分输出分量0、180。来自lna 921-1的n侧输出通向混频器对911、912以分别与clk0和clk0b混频，从而生成反向差分输出分量180、0。类似地，来自lna 921-2的p侧输出通向混频器对903、904以分别与clk120和clk120b混频，从而生成差分输出分量120、300。来自lna 921-1的n侧输出通向混频器对913、914以分别与clk120和clk120b混频，从而生成反向差分输出分量300、120。来自lna 921-3的p侧输出通向混频器对905、906以分别与clk240和clk240b混频，从而生成差分输出分量240、60。来自lna 921-3的n侧输出通向混频器对915、916以分别与clk240和clk240b混频，从而生成反向差分输出分量60、240。
110.图10是示出如图9的实施方式中的接收器的操作的实施方式的流程图。在1001处，接收输入信号。参照图9的实施方式，输入信号由天线105接收，然后通向分段lna 921-1、lna 921-2和lna 921-3，分段lna 921-1、lna 921-2和lna 921-3的差分输出被供应至hrm 900的p侧和n侧。
111.在1003处，频率合成器930生成lo时钟信号，并且hrm 900接收该lo时钟信号。lo时钟信号包括n相时钟信号的n个分量和这n个分量的反相时钟信号。在图9的三相实施方式中，这些lo时钟信号是时钟信号clk0、clk120和clk240以及它们的反相clk0b、clk120b和clk240b，所有这些lo时钟信号都具有1/2(50％)的占空比。
112.在1005处，对于n相时钟信号的每个分量，将来自lna的相应输入信号与时钟信号混频以生成相应的n相输出信号。在图9的实施方式中，在p侧，lna 921-1的输出通向混频器901，在混频器901中，lna 921-1的输出与clk0混频以提供该输出信号的0相位分量。类似地，lna 921-2的p侧输出通向混频器903，在混频器903中，lna 921-2的p侧输出与clk120混频以提供该输出信号的120相位分量；以及lna 921-3的p侧输出通向混频器905，在混频器905中，lna 921-3的p侧输出与clk240混频以提供该输出信号的240相位分量。混频器901、
903和905的输出一起提供三相输出信号。
113.在1007处，对于n相时钟信号的每个分量，将来自lna的相应输入信号与反相时钟信号混频以生成相应的反相n相输出信号。在图9的实施方式中，在p侧，lna 921-1的输出通向混频器902，在混频器902中，lna 921-1的输出与clk0b混频以提供该反相输出信号的180相位分量。类似地，lna 921-2的p侧输出通向混频器904，在混频器904中，lna 921-2的p侧输出与clk120b混频以提供该反相输出信号的300相位分量；以及lna 921-3的p侧输出通向混频器906，在混频器906中，lna 921-3的p侧输出与clk240b混频以提供该反相输出信号的60相位分量。混频器902、904和906的输出一起提供三相输出信号的分量的反相。
114.对于如图9中的双端实施方式，lna的n侧输出也与n相时钟信号分量及其反相混频。在图9的实施方式中，在n侧，lna 921-1的输出通向混频器911，在混频器911中，lna 921-1的输出与clk0混频以提供输出信号的180相位分量。类似地，lna 921-2的n侧输出通向混频器913，在混频器913中，lna 921-2的n侧输出与clk120混频以提供输出信号的300相位分量；以及lna 921-3的n侧输出通向混频器915，在混频器915中，lna 921-3的n侧输出与clk240混频以提供输出信号的60相位分量。对于差分实施方式，混频器901、903和905的输出一起提供三相输出信号的反相。
115.在图9的实施方式中，在n侧，lna 921-1的输出也通向混频器912，在混频器912中，lna 921-1的输出与clk0b混频以提供n侧反相输出信号的0相位分量。类似地，lna921-2的n侧输出通向混频器914，在混频器914中，lna 921-2的n侧输出与clk120b混频以提供n侧反相输出信号的120相位分量；以及lna 921-3的n侧输出通向混频器916，在混频器916中，lna 921-3的n侧输出与clk240b混频以提供n侧反相输出信号的240相位分量。混频器912、914和916的输出一起提供n侧的三相输出信号的反相。
116.如上所述，对于接收器实施方式和发送器实施方式，所述架构允许使用较低的vco频率来实现与传统的较高n相(较大的n值)系统相似的谐波性能。与传统的n相系统不同，lo时钟是交叠的时钟，但以允许使用较低n值的方式成对组合。
117.可以使用硬件、固件、软件或它们的组合来实现本文所述的技术。所使用的软件或固件可以存储在一个或更多个处理器可读存储装置上，以对图3至图10的块中的一个或更多个块进行编程以执行本文描述的功能。处理器可读存储装置可以包括计算机可读介质，例如易失性和非易失性介质、可移除和不可移除介质。通过示例而非限制的方式，计算机可读介质可以包括计算机可读存储介质和通信介质。计算机可读存储介质可以以用于存储诸如计算机可读指令、数据结构、程序模块或其他数据的信息的任何方法或技术来实现。计算机可读存储介质的示例包括ram、rom、eeprom、闪存或其他存储器技术、cd-rom、数字多功能磁盘(digital versatile disks，dvd)或其他光盘存储装置、盒式磁带、磁带、磁盘存储装置或其他磁性存储装置或者任何其他介质，其可以用于存储所需信息并可以由以上描述的部件访问。一个或多个计算机可读介质不包括传播的、调制的或瞬态信号。
118.通信介质通常在传播的、调制的或瞬态数据信号诸如载波或其他传输机制中实施计算机可读指令、数据结构、程序模块或其他数据，并且包括任何信息递送介质。术语“调制的数据信号”意指如下信号，其具有以对信号中的信息进行编码的这种方式被设置或改变的其特性中的一个或更多个特性。作为示例而非限制，通信介质包括诸如有线网络或直接有线连接的有线介质以及诸如rf和其他无线介质的无线介质。上面的任何介质的组合也包
括在计算机可读介质的范围内。
119.在可替选实施方式中，软件或固件中的一些或所有可以由专用硬件逻辑部件代替。例如但不限于，可以使用的说明性类型的硬件逻辑部件包括现场可编程门阵列(field-programmable gate array，fpga)、专用集成电路(application-specific integrated circuit，asic)、专用标准产品(application-specific standard product，assp)、片上系统系统(system-on-a-chip system，soc)、复杂可编程逻辑器件(complex programmable logic device，cpld)、专用计算机等。在一个实施方式中，实现一个或更多个实施方式的软件(存储在存储装置上)被用来对一个或更多个处理器进行编程。一个或更多个处理器可以与一个或更多个计算机可读介质/存储装置、外围设备和/或通信接口进行通信。
120.应当理解，本主题可以以许多不同的形式来实现，而不应当被解释为限于本文中阐述的实施方式。而是，提供这些实施方式以使该主题将透彻且完整，并且将本公开内容完全传达给本领域技术人员。实际上，本主题旨在覆盖这些实施方式的替代、修改和等同方案，这些替代、修改和等同方案包括在如由所附权利要求限定的主题的范围和精神内。此外，在本主题的以下详细描述中，阐述了许多具体细节以提供对本主题的透彻理解。然而，本领域普通技术人员将清楚，可以在没有这些具体细节的情况下实践本主题。
121.本文中参考根据本公开内容的实施方式的方法、设备(系统)和计算机程序产品的流程图图示和/或框图描述了本公开内容的各方面。应当理解的是，流程图图示和/或框图中的每个框以及流程图图示和/或框图中的框的组合可以通过计算机程序指令来实现。可以将这些计算机程序指令提供给通用计算机、专用计算机或其他可编程数据处理设备的处理器以产生机器，使得经由计算机或其他可编程指令执行设备的处理器执行的指令创建用于实现流程图和/或一个或多个框图框中指定的功能/动作的机制。
122.已经出于说明和描述的目的给出了本公开内容的描述，但是其并不旨在是穷举的或将本公开内容限于所公开的形式。在不背离本公开内容的范围和精神的情况下，许多修改和变化对于本领域的普通技术人员将是明显的。选择和描述本文中的公开内容的各方面是为了最好地说明本公开内容的原理和实际应用，并使本领域的其他普通技术人员能够理解本公开内容，使得各种修改适合于所设想的特定用途。
123.出于本文件的目的，与所公开的技术相关联的每个过程可以连续地并且由一个或更多个计算装置执行。过程中的每个步骤可以由与其他步骤中使用的计算装置相同或不同的计算装置执行，并且每个步骤不必一定由单个计算装置执行。
124.虽然已经以特定于结构特征和/或方法动作的语言描述了主题，但是应当理解的是，在所附权利要求书中限定的主题不必限于以上所描述的特定特征或动作。而是，以上所描述的特定特征和动作被公开作为实现权利要求的示例形式。