射频滤波器及其制造方法与流程

1.本技术涉及滤波器，特别是涉及一种射频滤波器，还涉及一种射频滤波器的制造方法。


背景技术：

2.射频滤波器是在无线前端中常见的器件，它们用于选择特定的频段进行通信并消除干扰信号。这些滤波器尺寸必须很小，以适合现代通信设备的大小要求。另外，它们需要提供低损耗和高抑制，并且具有低廉的制造成本。射频产品混合集成到同一基板上，由于电气交叉耦合、不同芯片之间的热应力以及电气寄生的存在降低了制造芯片的性能，因此面临着重大挑战。


技术实现要素：

3.基于此，有必要提供一种技术上可行且成本较低的射频滤波器及其制造方法。
4.一种射频滤波器，包括：电路基板，包括相对的第一表面和第二表面，以及设于所述电路基板中的互联线；第一电触点，设于所述第一表面；第一倒装芯片，倒装设于所述第一电触点上，所述第一倒装芯片中的电子元器件通过所述第一电触点与所述互联线电性连接，所述第一倒装芯片中的电子元器件包括声学谐振器；第二电触点，设于所述第一表面；第二倒装芯片，倒装设于所述第二电触点上，所述第二倒装芯片中的电子元器件通过所述第二电触点与所述互联线电性连接，所述第二倒装芯片中的电子元器件包括电容器；第三电触点，设于所述第二表面上，与所述互联线电性连接。
5.在其中一个实施例中，所述互联线为多层结构，所述互联线形成电感器。
6.在其中一个实施例中，所述电路基板包括设于相邻两层互联线之间的介电层，所述电路基板至少包括两层所述介电层。
7.所述电路基板至少包括三层所述互联线。
8.在其中一个实施例中，所述第一倒装芯片还包括叉指电极换能器，所述叉指电极换能器设于所述第一倒装芯片朝向所述电路基板的一面，并与所述第一电触点电性连接。
9.在其中一个实施例中，所述第一倒装芯片与所述电路基板之间未形成所述第一电触点的位置形成有第一空腔，所述第二倒装芯片与所述电路基板之间未形成所述第二电触点的位置形成有第二空腔。
10.在其中一个实施例中，所述电路基板还形成有第一凹陷区和第二凹陷区，所述第一凹陷区形成于所述第一倒装芯片和所述电路基板之间，且所述第一空腔与所述第一凹陷区至少部分重合，所述第二凹陷区形成于所述第二倒装芯片和所述电路基板之间，且所述第二空腔与所述第二凹陷区至少部分重合。
11.在其中一个实施例中，所述第一电触点、第二电触点及第三电触点均包括焊球。
12.在其中一个实施例中，所述互联线中最靠近所述第一倒装芯片和第二倒装芯片的一层用于形成与所述第一电触点和第二电触点电性连接的焊盘。
13.在其中一个实施例中，所述射频滤波器还包括塑封结构，所述塑封结构设于所述第一表面上，并包覆所述第一倒装芯片和第二倒装芯片。
14.一种射频滤波器的制造方法，包括：获取电路基板；所述电路基板包括相对的第一表面和第二表面，以及设于所述电路基板中的互联线，所述第一表面设有第一电触点和第二电触点，所述第一电触点和第二电触点与所述互联线电性连接；在所述第二表面形成与所述互联线电性连接的第三电触点；在所述电路基板的第一表面上倒装设置第一倒装芯片和第二倒装芯片，并使所述第一倒装芯片中的电子元器件与所述第一电触点电性连接、所述第二倒装芯片中的电子元器件与所述第二电触点电性连接；所述第一倒装芯片中的电子元器件包括声学谐振器，所述第二倒装芯片中的电子元器件包括电容器。
15.在其中一个实施例中，所述制造方法还包括：在所述第一表面上，形成包覆所述第一倒装芯片和第二倒装芯片的塑封结构。
16.在其中一个实施例中，所述形成包覆所述第一倒装芯片和第二倒装芯片的塑封结构的步骤包括：形成包覆所述第一倒装芯片和第二倒装芯片的密封薄膜；所述密封薄膜形成后，所述第一倒装芯片与所述电路基板之间未形成所述第一电触点的位置形成第一空腔，所述第二倒装芯片与所述电路基板之间未形成所述第二电触点的位置形成第二空腔；使用塑封材料在所述密封薄膜上形成塑封结构。
17.在其中一个实施例中，所述使用塑封材料在所述密封薄膜上形成塑封结构的步骤包括使用压膜或包塑成型工艺。
18.上述射频滤波器及其制造方法，将包含声学谐振器的倒装芯片和包含电容器的倒装芯片不是通过引线键合(wire bonding)，而是通过倒装设置在电路基板上，从而将声学谐振器及电容器封装在一个芯片中作为射频滤波器。方案具有良好的可行性，并且成本较低。
附图说明
19.为了更清楚地说明本技术实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
20.图1是一实施例中射频滤波器的剖面示意图；
21.图2是再一实施例中射频滤波器的剖面示意图；
22.图3是一实施例中第一倒装芯片底面的俯视示意图
23.图4是一实施例中第二倒装芯片底面的俯视示意图；
24.图5是另一实施例中射频滤波器的剖面示意图；
25.图6是又一实施例中射频滤波器的剖面示意图；
26.图7是一实施例中射频滤波器的制造方法的流程图；
27.图8是一实施例中电路基板的结构示意图。
具体实施方式
28.为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中
给出了本技术的实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本技术的公开内容更加透彻全面。
29.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。
30.应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为p型且第二掺杂类型可以为n型，或第一掺杂类型可以为n型且第二掺杂类型可以为p型。
31.空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
32.在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
33.这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
34.大多数高性能射频滤波器是通过集成基于半导体的制造工艺形成的芯片上制造的声学谐振器阵列和实现的无源器件的基板(也称为衬底或层压板)。通常将基板和声学芯片封装在一起以合成所需的滤波器响应。或者，通过将单个电感器(l)和电容器(c)组装在
基板(或衬底)上，或通过其他制造电感器和电容器的方法制造用于宽带应用的低端和低成本rf滤波器，例如低温混烧陶瓷(ltcc)解决方案。lc方式的射频滤波器解决方案比声学滤波器具有更差的抑制和滚降(roll-off)性能，但其成本仅为采用声学谐振器阵列的芯片的成本的一小部分。
35.新兴的通信标准要求同时采用宽带宽过滤和陡峭的滚降(sharp roll-off)的解决方案。lc方式的射频滤波器解决方案可以提供低损耗宽带滤波，但无法提供陡峭的滚降。而声学解决方案很难实现大宽带的性能，但可以提供更急剧的滚降和更好的带外抑制。依靠lc和声学谐振器共同设计的混合滤波器是一种新趋势，可获得中等性能滤波器并能够满足新兴通信标准的要求和低廉的成本。
36.在同一承载基板(substrate)/板(board)/层压板(laminate)上混合集成不同半导体技术的示例性方案包括：1)引线键合(wire bonding)到基板上，然后由过模层包装或插入陶瓷封装中；2)可单独包装，然后粘合到载波基板或插塞层，最终被包膜成型或包塑成型模层覆盖；3)可键合到承载基板上，然后通过压膜或包塑成型工艺进行封装。射频产品混合集成到同一基板上，由于电气交叉耦合、不同芯片之间的热应力以及电气寄生的存在降低了制造芯片的性能，因此面临着重大挑战。使用特定技术合成电感器、电容器和声学器件，并集成到单个封装解决方案中并非易事，需要特定的工艺和材料选择。示例性的方案提出了基于使用ltcc(低温混烧陶瓷)或htcc(高温混烧陶瓷)合成lc元件和声学谐振器倒装芯片结合的方法，但由于材料硬度和热膨胀系数存在显著差异，难以实现。另外，集成无源器件(ipd)芯片构建在声学芯片同一晶圆衬底上，然后将其倒装到基板上。这种方案虽然非常优质，但由于制造高质量ipd的成本较高，导致此解决方案相当昂贵。在另一种方法中，电容器和电感器被共同制造到电路板/层压板上，而谐振器则被倒装到基板或电路板上。这中方法可能相当经济，但在电路板/层压板上的电容器定义制成却面临挑战。或者，集成电容器可以由焊接在层压电路基板/印刷电路基板/陶瓷电路基板上的现成表面实装组件替代。这种方法可能在成本上具有相当的竞争力，但无法满足致现代通信器件需要非常薄的厚度的需求。
37.本技术提出一种技术上和经济上可行的方法，将射频无源元件和声学谐振器集成到同一基板上。
38.图1是一实施例中射频滤波器的剖面示意图，包括电路基板10、第一电触点22、第二电触点24、第三电触点26、第一倒装芯片32及第二倒装芯片34。电路基板10中设有互联线12，互联线12可以设置多层。第一电触点22、第二电触点24、第三电触点26可以为焊球，其中第一电触点22和第二电触点24设于第一表面(图1中电路基板10的上表面)，第三电触点26设于第二表面(图1中电路基板10的下表面)。第一倒装芯片32和第二倒装芯片34是已经进行了封装的芯片(chip)。第一倒装芯片32和第二倒装芯片34的管芯(die)可以覆盖有塑封体，然后再倒装设置于电路基板10上。第一倒装芯片32倒装设置于第一电触点22上，第一倒装芯片32中的声学谐振器通过第一电触点22与互联线12电性连接，第一倒装芯片32中除了声学谐振器以外还可以包括其他电子元器件。第二倒装芯片34倒装设置于第二电触点24上，第二倒装芯片34中的电容器通过第二电触点24与互联线12电性连接，第二倒装芯片34中除了电容器以外还可以包括其他电子元器件。第三电触点26作为射频滤波器整体的电触点，用于将射频滤波器与外部电路连接。
39.上述射频滤波器，包含声学谐振器的第一倒装芯片32和包含电容器的倒装芯片34不是通过引线键合(wire bonding)，而是通过倒装设置在电路基板10上，从而将声学谐振器及电容器封装在一个芯片中作为射频滤波器。方案具有良好的可行性，并且成本较低。
40.图2是再一实施例中射频滤波器的剖面示意图。在该实施例中，射频滤波器还包括塑封结构40。塑封结构40设于第一表面上，并包覆第一倒装芯片32和第二倒装芯片34，以确保第一倒装芯片32、第二倒装芯片34及电路基板10形成的射频滤波器整体密封封装。设置塑封结构40可以对射频滤波器电子元器件、互联线、电连接件等进行保护。
41.在本技术的一个实施例中，电路基板10可以是层压电路基板(laminate substrate)、印刷电路基板(board substrate)、陶瓷电路基板(ceramic substrate)等。
42.在本技术的一个实施例中，多层结构的互联线12形成电感器。进一步地，互联线12可以采用厚金属线，以得到高品质因子的电感器。参见图2，在该实施例中，电路基板10还包括设于相邻两层互联线12之间的介电层11。在本技术的一个实施例中，电路基板10至少包括3层金属层(互联线12)和2层介电层。在本技术的一个实施例中，互联线12中最靠近第一倒装芯片32和第二倒装芯片34的一层用于形成与第一电触点22和第二电触点24电性连接的焊盘(pad)。各层互联线的排布可以参看图8。
43.在本技术的一个实施例中，第一倒装芯片32可以包括多种声学谐振器；第二倒装芯片34可以包括多种电容器；电路基板10可以包括多个电感器。
44.在本技术的一个实施例中，第一倒装芯片32中的声学谐振器可以在本领域习知的任何元器件基板材料上进行制造，例如硅、蓝宝石、铌酸锂、钽酸锂、石英或玻璃等。第二倒装芯片34中的电容器可以在本领域习知的任何元器件基板材料上进行制造，例如硅、蓝宝石、铌酸锂、钽酸锂、石英或玻璃等。第一倒装芯片32和第二倒装芯片34的高度(厚度)可以相同，也可以不同。
45.在本技术的一个实施例中，第一倒装芯片32还包括叉指电极换能器322。请一并参见图3，叉指电极换能器322设于第一倒装芯片32朝向电路基板10的一面，并与第一电触点22电性连接。具体地，叉指电极换能器322可以通过第一倒装芯片32中的焊盘电性连接至第一电触点22。在图3所示的实施例中，第一电触点22的数量为2个，且在同一面上还设置有两个用于支撑第一倒装芯片32的焊球22a。在本技术的一个实施例中，第一倒装芯片32与电路基板10之间的第一电触点22和焊球22a的总数至少为3个，以对第一倒装芯片32形成稳定的支撑。
46.图4是一实施例中第二倒装芯片34底面的俯视示意图，各电容器322直接或通过焊盘电性连接至相应的第二电触点24。同样的，也可以额外设置焊球以对第二倒装芯片34进行更好的支撑。在本技术的一个实施例中，第二倒装芯片34与电路基板10之间的第二电触点24和焊球的总数至少为3个，以对第二倒装芯片34形成稳定的支撑。图4中设置了5个第二电触点24，故不再额外设置焊球。
47.参见图2，在该实施例中，第一倒装芯片22与电路基板10之间未形成第一电触点22的位置形成有第一空腔31。第二倒装芯片24与电路基板10之间未形成第二电触点24的位置形成有第二空腔33。
48.图5是另一实施例中射频滤波器的剖面示意图。在该实施例中，电路基板10还形成有第一凹陷区和第二凹陷区。其中第一凹陷区形成于第一倒装芯片32和电路基板10之间，
且第一空腔31与第一凹陷区至少部分重合；第二凹陷区形成于第二倒装芯片34和电路基板10之间，且第二空腔33与第二凹陷区至少部分重合。设置凹陷区可以减小集成射频滤波器的整体厚度，凹陷区以外的区域仍可以设置互联线。在本技术的一个实施例中，第一凹陷区的面积略大于第一倒装芯片32的面积，第二凹陷区的面积略大于第二倒装芯片34的面积，从而保证第一凹陷区和第二凹陷区能在横向上容纳第一倒装芯片32/第二倒装芯片34。
49.图6是又一实施例中射频滤波器的剖面示意图。在该实施例中，射频滤波器还包括包覆第一倒装芯片32和第二倒装芯片34的一层密封薄膜42。在制造时是先形成密封薄膜42后再在密封薄膜42上形成塑封结构40。
50.本技术还相应提供一种射频滤波器的制造方法。图7是一实施例中射频滤波器的制造方法的流程图，包括下列步骤：
51.s110，获取电路基板。
52.电路基板中设有互联线。互联线可以为多层结构，互联线的相邻层之间可以设置介电层进行隔离。在本技术的一个实施例中，电路基板可以是层压电路基板、印刷电路基板、陶瓷电路基板等。电路基板可以通过本领域习知的技术进行制造，还可以由供应商提供。在电路基板的第一表面上设置第一电触点和第二电触点，第一电触点和第二电触点与电路基板的互联线电性连接。第一电触点和第二电触点可以为焊球。
53.在本技术的一个实施例中，电路基板中多层结构的互联线形成电感器。进一步地，互联线可以采用厚金属线，以得到高品质因子的电感器。在本技术的一个实施例中，电路基板至少包括3层金属层和2层介电层。
54.在本技术的一个实施例中，电路基板的第一表面还向下凹陷形成有第一凹陷区和第二凹陷区。
55.s120，在第二表面形成与互联线电性连接的第三电触点。
56.第三电触点也可以为焊球。在本技术的一个实施例中，可以先形成第一电触点和第二电触点，再形成第三电触点；也可以先形成第三电触点，再形成第一电触点和第二电触点。
57.s130，在电路基板的第一表面上倒装设置第一倒装芯片和第二倒装芯片。
58.第一倒装芯片和第二倒装芯片是已经进行了封装的芯片。芯片的管芯(die)可以覆盖有塑封体，然后再倒装设置于电路基板上。具体地，第一倒装芯片倒装设置于第一电触点上，第一倒装芯片中的声学谐振器通过第一电触点与电路基板中的互联线电性连接，第一倒装芯片中除了声学谐振器以外还可以包括其他电子元器件。第二倒装芯片倒装设置于第二电触点上，第二倒装芯片中的电容器通过第二电触点与电路基板中的互联线电性连接，第二倒装芯片中除了电容器以外还可以包括其他电子元器件。
59.在本技术的一个实施例中，第一倒装芯片中的声学谐振器可以在本领域习知的任何元器件基板材料上进行制造，例如硅、蓝宝石、铌酸锂、钽酸锂、石英或玻璃等。第二倒装芯片中的电容器可以在本领域习知的任何元器件基板材料上进行制造，例如硅、蓝宝石、铌酸锂、钽酸锂、石英或玻璃等。第一倒装芯片和第二倒装芯片的高度(厚度)可以相同，也可以不同。
60.在本技术的一个实施例中，第一倒装芯片还包括叉指电极换能器，叉指电极换能器设于第一倒装芯片朝向电路基板的一面，并与第一电触点电性连接。
61.上述射频滤波器的制造方法，将包含声学谐振器的倒装芯片和包含电容器的倒装芯片通过倒装设置在电路基板上，从而将声学谐振器及电容器封装在一个芯片中作为射频滤波器。方案具有良好的可行性，并且成本较低。
62.在本技术的一个实施例中，步骤s130之后还包括步骤s140：在电路基板第一表面上形成包覆第一倒装芯片和第二倒装芯片的塑封结构。在本技术的一个实施例中，步骤s120可以在步骤s130后进行，但必须在步骤s140之前进行。
63.在本技术的一个实施例中，步骤s140包括：
64.s142，形成包覆第一倒装芯片和第二倒装芯片的密封薄膜。
65.密封薄膜形成后，第一倒装芯片与电路基板之间未形成第一电触点的位置形成第一空腔，第二倒装芯片与电路基板之间未形成第二电触点的位置形成第二空腔。
66.s144，使用塑封材料在密封薄膜上形成塑封结构。
67.在本技术的一个实施例中，步骤s144形成塑封结构是使用压膜或包塑成型工艺。具体地，压膜或包塑成型工艺包括使用特定压力并在一定时期内在一定温度下将环氧树脂片压合在芯片(第一倒装芯片和第二倒装芯片)和承载芯片的电路基板上，以便将两个芯片密封在容纳电感器的板/层压板上。环氧树脂片可以由一层或两层组成，以控制封装的耐热性和导热性。最后，如果需要改善包装的密封性，可以将一密封层放在层压的顶部。
68.应该理解的是，虽然本技术的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且本技术流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
69.在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
70.上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
71.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。