一种梯形滤波器的布局方法与流程

本发明涉及微电子器件领域，尤其涉及一种梯形滤波器的布局方法。

背景技术：

随着无线通信技术的发展，薄膜体声波滤波器(fbaw，filmbulkacousticwave)具有体积小、插入损耗低、工作频率高、与互补金属氧化物半导体(cmos)兼容等优点，极可能成为下一代滤波器，也是最有可能实现射频模块全集成化的滤波器。

baw滤波器主要由多个bawr谐振器(bawr，bulkacousticwaveresonators)串和/或并联构建而成。baw滤波器相比于传统的声表面波(saw，surfaceacousticwave)滤波器和介质陶瓷滤波器，具有工作频率高、体积小、品质因数高、生产成本低、便于集成等优势。

而随着无线通信技术的快速发展，使baw滤波器频率升高、体积和尺寸不断减小，这就要求baw滤波器在特定大小的封装里的布局要更加的紧凑，以提高空间的利用率。

技术实现要素：

本发明实施例的目的是提供一种梯形滤波器的布局方法，在有限的空间结构中进行布局，使谐振器在布局上排列得更加紧凑，并使谐振器有效面积更大，从而提高梯形滤波器的性能。

为实现上述目的，本发明实施例提供了一种梯形滤波器的布局方法，所述方法包括以下步骤：根据多个谐振器的数量、级联关系以及每个谐振器的面积，从多个谐振器中划分出多个谐振器单元，每个谐振器单元中的任意的两个谐振器的级联关系为直接连接，然后确定每个谐振器单元的整体占用面积最小的组合方式，以及多个谐振器单元的整体占用面积最小的排列方式，并将整体占用面积最小的组合方式和整体占用面积最小的排列方式作为目标布局方式，按照目标布局方式，在单个晶粒上布局多个谐振器。采用本发明实施例提供的方法，通过将多个谐振器划分为多个谐振器单元，并以每个谐振器单元的整体占用面积最小的组合方式，和多个谐振器单元的整体占用面积最小的排列方式，在有限的空间结构中布局多个谐振器，能够使多个谐振器在布局上排列得更加紧凑，并使多个谐振器有效面积更大，进而有效提高梯形滤波器的性能。

进一步的，通过将多个谐振器划分为多个谐振器单元，并以每个谐振器单元的整体占用面积最小的组合方式，和多个谐振器单元的整体占用面积最小的排列方式，在有限的空间结构中布局多个谐振器，使多个谐振器在布局上排列得更加紧凑，还能够减小谐振器占用单个晶粒(die)的面积，从而在一片晶圆(wafer)上能够制作更多颗的晶粒，进而提高晶圆的利用率。

附图说明

图1是本发明实施例提供的梯形滤波器的布局方法的一种实施例的流程示意图；

图2是本发明实施例提供的梯形滤波器的多个谐振器的级联关系示意图；

图3是本发明实施例提供的确定每个谐振器单元的组合方式的一种实施例的流程示意图；

图4是本发明实施例提供的预设的多种组合方式中的部分组合方式示意图；

图5是本发明实施例提供的梯形滤波器的第一种布局示意图；

图6a是本发明实施例提供的布局方案对应的梯形滤波器的第一种仿真结果示意图；

图6b是图6a中带内仿真曲线局部放大图；

图7是本发明实施例提供的梯形滤波器的第二种布局示意图；

图8a是本发明实施例提供的布局方案对应的梯形滤波器的第二种仿真结果示意图；

图8b是图8a中带内仿真曲线局部放大图；

图9是本发明实施例提供的梯形滤波器的第三种布局示意图；

图10a是本发明实施例提供的布局方案对应的梯形滤波器的第三种仿真结果示意图；

图10b是图10a中带内仿真曲线局部放大图；

图11是本发明实施例提供的布局方案对应的梯形滤波器的第三种仿真结果的带外远端示意图；

图12是本发明实施例提供的一种优化布局方案对应的布局示意图；

图13是本发明实施例提供的另一种优化布局方案对应的布局示意图；

图14是本发明实施例提供的梯形滤波器的布局方法的另一种实施例的流程示意图；

图15是本发明实施例提供的对多个谐振器和多个端口布局的布局示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本发明，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本发明。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本发明的描述变得晦涩。因此，本发明并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

本发明的说明书和权利要求书中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤的过程或方法不必限于清楚地列出的那些步骤或方法，而是可包括没有清楚地列出的或对于这些过程或方法固有的其它步骤。

本发明实施例提供了一种梯形滤波器的布局方法，以下对该梯形滤波器的布局方法进行详细说明。

在本发明实施例中，在布局谐振器时，谐振器的数量、每个谐振器的面积，以及滤波器的电路结构(即级联关系，该级联关系包括谐振器之间的连接关系，例如串联关系和并联关系)是确定的，因此，以下对梯形滤波器的布局方法的描述，均是基于上述已确定的数据进行描述的。

请参阅图1，图1是本发明实施例提供的梯形滤波器的布局方法的一种实施例的流程示意图，如图1所示，该滤波器的布局方法包括步骤s101至步骤s103；

步骤s101，根据多个谐振器的数量、级联关系以及每个谐振器的面积，从多个谐振器中划分出多个谐振器单元，每个谐振器单元中的任意两个谐振器的级联关系为直接连接。

在本实施例中，由于谐振器的数量、级联关系以及每个谐振器的面积是确定的，因此，可根据谐振器的数量、级联关系以及每个谐振器的面积，在多个谐振器中进行单元划分，得到多个谐振器单元，其中，每个谐振器单元包括多个谐振器。

示例性的，请参阅图2，图2是本发明实施例提供的梯形滤波器的多个谐振器的级联关系示意图，如图2所示，本发明实施例提供了9个谐振器：谐振器10-18。并且，谐振器15-18为级联关系是串联的串联谐振器，谐振器10-14为级联关系是并联的并联谐振器。

由于本发明实施例提供的谐振器单元划分方法是将级联关系为直接连接的相邻谐振器划分为一个单元，在本实施例中，直接连接的级联关系是指电路上相邻且互相连接的两个谐振器，并且在电路结构上这两个谐振器之间不通过其他任何元器件电性连接，例如，请继续参阅图2，谐振器16分别与谐振器15、谐振器17、谐振器11、谐振器12之间的电性连接属于直接连接，谐振器16与谐振器10或谐振器13或谐振器18或谐振器14之间的电性连接不属于直接连接。因此，一个谐振器单元内的谐振器数量被限定为1个或2个或3个。请继续参阅图2，由于本实施例提供了9个谐振器，因此，示例性的，本发明实施例将9个谐振器划分为3个谐振器单元，每个谐振器单元具有3个谐振器，具体的，如图2所示，将谐振器10、谐振器15、谐振器11划分为单元a，谐振器16、谐振器12、谐振器17划分为单元b，谐振器13、谐振器18、谐振器14划分为单元c。

需要说明的是，上述谐振器单元的划分方法还可将1个或2个谐振器划分为一个谐振器单元，具体的，可根据谐振器的实际数量来限定谐振器单元中谐振器的个数，譬如，当需要对数量为2的倍数个的多个谐振器进行单元划分时，则可按照2个谐振器为一个谐振器单元的划分方法对所有谐振器进行划分，或者以两种不同的谐振器单元，其中两种不同的谐振器单元中谐振器的个数比值为3比2的划分方式，将所有的谐振器划分为至少一个具有3个谐振器的第一谐振器单元，和至少一个具有2个谐振器的第二谐振器单元，如需要对10个谐振器进行单元划分时，则将所有谐振器划分为2个具有3个谐振器的第一谐振器单元和2个具有2个谐振器的第二谐振器单元，其中每个谐振器单元中的2个或3个谐振器之间的连接关系为直接连接关系。

同理，当需要对数量为3的倍数个的多个谐振器进行单元划分时(如图2所示)，可按照3个谐振器为一个谐振器单元的划分方法对所有谐振器进行划分，也可以以两种不同的谐振器单元，其中两种不同的谐振器单元中谐振器的个数比值为3比2的划分方式，将所有的谐振器划分为至少一个具有3个谐振器的第一谐振器单元，和至少一个具有2个谐振器的第二谐振器单元，如需要对9个谐振器进行单元划分时，则将所有谐振器划分为1个具有3个谐振器的第一谐振器单元和3个具有2个谐振器的第二谐振器单元，其中每个谐振器单元中的2个或3个谐振器之间的连接关系为直接连接关系。

另外，本发明实施例还提供了另一种划分方法：将连接关系为直接连接的谐振器划分为一组，即根据谐振器之间的级联关系来限定谐振器单元中谐振器的个数。譬如，如图2所示，由于谐振器16分别与谐振器15、谐振器11之间的电性连接属于直接连接，谐振器16与谐振器10之间的电性连接不属于直接连接，且一个谐振器单元最多具有3个谐振器，因此，示例性的，本实施例将谐振器10单独划分为一个谐振器单元，将谐振器16、谐振器15、谐振器11划分为一个谐振器单元，将谐振器12、谐振器17、谐振器13划分为一个谐振器单元，将谐振器18和谐振器14划分为一个谐振器单元。

步骤s102，确定每个谐振器单元的整体占用面积最小的组合方式，以及多个谐振器单元的整体占用面积最小的排列方式，并将整体占用面积最小的组合方式和整体占用面积最小的排列方式作为目标布局方式。

在本实施例中，谐振器单元的整体占用面积是指一个谐振器单元中每个谐振器的占用面积加上相邻谐振器之间的间距占用的面积，多个谐振器单元的整体占用面积是指每个谐振器单元的占用面积加上相邻谐振器单元之间的间距占用的面积。

在一个实施方式中，请参见图3，图3是本发明实施例提供的确定每个谐振器单元的组合方式的一种实施例的流程示意图，如图3所示，步骤s102包括步骤s1021和步骤s1022；

步骤s1021，根据每个谐振器单元中的谐振器数量、每个谐振器的面积以及谐振器之间的预设的多种组合方式，计算每种组合方式的整体占用面积，将整体占用面积最小的组合方式作为每个谐振器单元的整体占用面积最小的组合方式。

步骤s1022，根据每个谐振器单元的整体占用面积最小的组合方式，确定多个谐振器单元的整体占用面积最小的排列方式，并将整体占用面积最小的组合方式和整体占用面积最小的排列方式作为目标布局方式。

由于每个谐振器的形状并未确定，因此，通过预先设置多种具有形状的谐振器进行组合的组合方式，供每个谐振器单元根据各自谐振器的面积进行选择组合，能够让每个谐振器单元确定其整体占用面积最小的组合方式，通过本发明实施例提供的预设的多种组合方式，能够在一定程度上减小谐振器的整体占用面积，减小谐振器占用单个晶粒(die)的面积，同时，通过该预设的多种组合方式，还能为谐振器提供多种形状进行选择，减少设计谐振器形状所需的时间，以提高滤波器布局的效率。

具体的，根据每个谐振器的面积以及每个谐振器单元中的谐振器数量，分别为每个谐振器单元在预先设置的多种组合方式中选择适用的组合方式，例如当每个谐振器单元中具有2个谐振器时，则选择适用2个谐振器进行排列的组合方式，当每个谐振器单元中具有3个谐振器时，则选择适用3个谐振器进行排列的组合方式，之后再计算每个谐振器单元的每个适用的组合方式的整体占用面积，再将每个谐振器单元适用的组合方式中整体占用面积最小的组合方式，作为对应谐振器单元的组合方式。

需要说明的是，预先设置的多种组合方式中仅提供了2个或3个谐振器进行组合的组合方式，当谐振器单元中的谐振器数量为1个时，无需为其选择组合方式，只需确定单个谐振器的形状，是与其相邻谐振器单元中谐振器的形状相配合的即可，例如，当与单个谐振器相邻谐振器单元中谐振器的形状为一条弧线边与一条直线边构成的封闭形状时，该单个谐振器的形状也设置为一条弧线边与一条直线边构成的封闭形状。

在本实施例中，预设的多种组合方式包括任意两个谐振器相邻设置，且任意相邻的两个谐振器之间的间距小于预设间距。

同理，在本实施例中，相邻的谐振器单元之间的间距也同样小于预设间距。

可选的，任意相邻的两个谐振器之间的间距小于预设间距，具体的，在每个谐振器单元中的任意相邻的两个谐振器之间的间距小于预设间距，并且相邻的两个谐振器单元的相邻的两个谐振器之间的间距，即相邻的两个谐振器单元之间的间距也小于预设间距，优选的，预设间距为15微米。

需要说明的是，为了满足设计准则的规定，任意相邻的两个谐振器之间的间距不小于预设的最小间距，该预设的最小间距为10微米，因此，任意相邻的两个谐振器之间的间距范围为10微米至15微米，且越靠近10微米，梯形滤波器的性能越好。

通过将谐振器单元中的任意两个谐振器相邻设置，使得一个谐振器单元中的2个或3个谐振器能够相互靠拢，避免一个谐振器单元的占用面积过大，而造成其他谐振器单元无法在晶粒上布局的情况出现。

在另一个实施方式中，由于每个谐振器单元均具有2个或3个谐振器，因此，为了使每个谐振器单元的整体占用面积最小，则尽可能的将每个谐振器单元中的2个或3个谐振器相互靠近，使任意相邻的两个谐振器之间的间距满足上述规定的间距范围，以减小相邻谐振器之间的间距占用的面积，采用该方式能够进一步减小每个谐振器单元的整体占用面积，从而减小谐振器占用单个晶粒(die)的面积，使得一片晶圆(wafer)上能够制作更多颗的晶粒，进而提高晶圆的利用率。

在本发明实施例中，为了更进一步减小多个谐振器在单个晶粒(die)上的占用面积，本实施例将任意相邻的两个谐振器的直线边相邻且平行设置，或者任意相邻的两个谐振器的弧线边相邻设置，或者任意相邻的两个谐振器中一个谐振器的直线边与另一个谐振器的弧线边相邻且直线边与弧线边的切线平行设置。

例如，请参阅图4，图4是本发明实施例提供的预设的多种组合方式中的部分组合方式示意图，如图4所示，本发明实施例示例性的提供了8种组合方式：组合方式1、组合方式2、组合方式3、组合方式4、组合方式5、组合方式6、组合方式7以及组合方式8，其中，组合方式1、3、4、5、8为任意相邻的两个谐振器的直线边相邻且平行设置的组合方式，组合方式2为任意相邻的两个谐振器的弧线边相邻设置的组合方式，组合方式6为相邻的两个面积较大的谐振器的直线边相邻且平行设置，且该相邻的两个谐振器均与另一个面积较小的谐振器的弧线边相邻设置的组合方式，组合方式7为任意相邻的两个谐振器中一个谐振器的直线边与另一个谐振器的弧线边相邻设置的组合方式，如图4所示，每种组合方式均限定了谐振器单元中各个谐振器的形状、每个谐振器的摆放方式，以及任意相邻两个谐振器之间的位置关系。

其中，根据图4中的组合方式2可知，任意相邻的两个谐振器的弧线边相邻设置，包括任意相邻的两个谐振器的弧线边的切线相邻设置，且任意相邻的两个谐振器的弧线边的切线平行设置。根据图4中的组合方式7可知，任意相邻的两个谐振器中一个谐振器的直线边与另一个谐振器的弧线边相邻设置，包括任意相邻的两个谐振器中一个谐振器的直线边与另一个谐振器的弧线边的切线相邻且平行设置。本发明实施例通过将任意相邻的两个谐振器的弧线边的切线平行设置，或任意相邻的两个谐振器中一个谐振器的直线边与另一个谐振器的弧线边的切线相邻且平行设置，可使谐振器单元的结构更加的紧凑，进一步的减小了谐振器在单个晶粒(die)上的占用面积。

另外，根据图4中的组合方式1、3、4、5以及8可知，当任意相邻的两个谐振器的直线边相邻且平行接近设置，对应的两个谐振器的曲线则远离设置。

需要说明的是，当任意相邻的两个谐振器的相邻边(任意相邻的两个谐振器的相邻直线边、任意相邻的两个谐振器的相邻弧线边，以及任意相邻的两个谐振器中一个谐振器的直线边与另一个谐振器的弧线边)不平行时，任意相邻的两个谐振器的相邻边之间的夹角(任意相邻的两个谐振器的相邻直线边之间的夹角、任意相邻的两个谐振器的相邻弧线边的切线之间的夹角，以及任意相邻的两个谐振器中一个谐振器的直线边与另一个谐振器的弧线边的切线之间的夹角)大于0度且小于30度设置。

在本发明的另一实施例中，当任意相邻的两个谐振器的直线边相邻且平行设置时，任意相邻的两个谐振器的最短直线边相邻且平行设置，且相邻的两个最短直线边长度相等；或者，任意相邻的两个谐振器的最长直线边相邻且平行设置，且相邻的两个最长直线边长度相等。通过本实施例中的设置方式，能够使谐振器单元的结构更加紧凑，从而更进一步的减小了谐振器在单个晶粒(die)上的占用面积。

通过上述实施例来确定任意相邻的两个谐振器之间的位置关系，和任意相邻的两个谐振器之间间距关系，能够使每个谐振器单元的结构更加的紧凑，谐振器单元的占用面积达到更小，从而提高单个晶粒(die)的空间利用率，实现一片晶圆(wafer)上制作更多颗的晶粒的目的。

在一种实施例中，本发明实施例提供了一种谐振器，该谐振器的形状被限定为一条弧线边与至少一条直线边构成的封闭形状，采用本发明实施例提供的谐振器，能够使多个谐振器因形状的限定，而在单个晶粒(die)中的布局更加的紧凑，从而提高多个谐振器在单个晶粒(die)上的空间利用率。

在另一在实施例中，本发明实施例提供了另一种谐振器，该谐振器的形状为一条弧线边与至少两条直线边构成的封闭形状，且该谐振器的两条直线边之间的夹角为钝角，采用本发明实施例限定的谐振器，能够为谐振器单元中的任意两个谐振器提供更小的相邻间距，使多个谐振器在布局上排列得更加紧凑，进一步减小谐振器占用单个晶粒(die)的面积，从而在一片晶圆(wafer)上能够制作更多颗的晶粒，进而提高晶圆的利用率。

作为本发明的优选实施例，本实施例还提供了一种谐振器，该谐振器的形状为一条弧线边与两条直线边构成的封闭形状，且其两条直线边的长度相等，弧线边为一个半圆的圆弧线，钝角为120°。另外，采用3个本实施例提供的谐振器构成的谐振器单元，可使谐振器单元中的任意相邻的两个谐振器之间的间距，满足设计准则规定的最小间距范围，从而使得谐振器单元的占用面积达到最小，最大程度的减小谐振器占用单个晶粒(die)的面积，从而在一片晶圆(wafer)上能够制作更多颗的晶粒，进而提高晶圆的利用率。

需要说明的是，谐振器的形状并不局限于上述实施例限定的一条弧线边与至少一条直线边构成的封闭形状，也可为多边形、圆形、椭圆形等等，具体的谐振器形状可根据实际需求进行设计。

由于谐振器的形状为一条弧线边与至少一条直线边构成的封闭形状，因此当确定谐振器的形状后，上述谐振器的划分方法还可根据谐振器的形状进行划分，例如，将2个连接关系为直接连接关系，且均由一条弧线边与一条直线边构成的谐振器划分为一个谐振器单元；将3个相互连接关系为直接连接关系的、均由一条弧线边与两条直线边构成的，且两条直线边构成的角度为钝角的谐振器划分为一个谐振器单元。

具体的谐振器单元的划分方法，不限于上述实施例所列举的划分方式，可根据谐振器的数量、多个谐振器之间级联关系，以及每个谐振器的形状中的至少一个因素来进行谐振器单元的划分。

在本实施例中，请参阅图5、图6a、图6b，图5是本发明实施例提供的梯形滤波器的第一种布局示意图，如图5所示，本实施例是将任意相邻的两个谐振器的最长直线边相邻且平行设置，且相邻的两个最长直线边长度相等设置，同时每个谐振器的两条直线边之间的夹角为120°设置，图6a是本发明实施例提供的布局方案对应的梯形滤波器的第一种仿真结果示意图，图6b是图6a中带内仿真曲线局部放大图，如图6a和图6b所示，q1为现有的布局方案对应滤波器的仿真曲线，q2为图5的布局方案对应滤波器的仿真曲线，m3与m4之间的频段为带内，在m3之前与m4之后的频段为带外，根据图6a和图6b可得知，q2在带内对应的数据高于q1对应的数据，q2在带外对应的数据明显低于q1对应的数据，即本实施例提供的布局方案对应的滤波器的带内插入损耗更低，带外抑制更好，因此，采用本发明实施例提供的将任意相邻的两个谐振器的最长直线边相邻且平行设置，且相邻的两个最长直线边长度相等，同时每个谐振器的两条直线边之间的夹角为120°设置的布局方案，不仅能够使多个谐振器在布局上排列得更加紧凑，减小了谐振器占用单个晶粒(die)的面积，还能够在降低滤波器的带内插入损耗的同时，使滤波器具有更好的带外抑制，从而有效提高滤波器的性能。

在另一个实施例中，请参阅图7、图8a、图8b，图7是本发明实施例提供的梯形滤波器的第二种布局示意图，如图7所示，本实施例是将任意相邻的两个谐振器的最短直线边相邻且平行设置，且相邻的两个最短直线边长度相等设置，同时每个谐振器的两条直线边之间的夹角为120°设置，图8a是本发明实施例提供的布局方案对应的梯形滤波器的第二种仿真结果示意图，图8b是图8a中带内仿真曲线局部放大图，如图8所示，q3为现有的布局方案对应滤波器的仿真曲线，q4为图7的布局方案对应滤波器的仿真曲线，如图8a和图8b所示，m3与m4之间的频段为带内，在m3之前与m4之后的频段为带外，根据图8a和图8b可得知，q4在带内对应的数据高于q3对应的数据，q4在带外对应的数据明显低于q3对应的数据，即本实施例提供的布局方案对应的滤波器的带内插入损耗更低，带外抑制更好，因此，采用本发明实施例提供的将任意相邻的两个谐振器的最短直线边相邻且平行设置，且相邻的两个最短直线边长度相等，同时每个谐振器的两条直线边之间的夹角为120°设置的布局方案，不仅能够使多个谐振器在布局上排列得更加紧凑，减小了谐振器占用单个晶粒(die)的面积，还能够在降低滤波器的带内插入损耗的同时，使滤波器具有更好的带外抑制，从而有效提高滤波器的性能。

为了使每个谐振器具有最优的性能，本发明实施例提供了谐振器单元的最优组合方式：每个谐振器单元具有3个谐振器，每个谐振器的两条直线边的长度相等，弧线边为一个半圆的圆弧线，钝角为120°。采用该最优的组合方式排列每个谐振器单元，不仅能够使得每个谐振器单元中的谐振器的排列最紧凑，从而在一片晶圆(wafer)上能够制作最多颗的晶粒，在最大程度上提高晶圆的利用率，并且，还能够在降低滤波器的带内插入损耗的同时，使滤波器具有更好的带外抑制，从而使滤波器的性能最优。

在本实施例中，请参阅图9、图10a、图10b以及图11，图9是本发明实施例提供的梯形滤波器的第三种布局示意图，本实施例是将每个谐振器单元的谐振器数量设为3个，每个谐振器的两条直线边的长度相等设置，弧线边为一个半圆的圆弧线，钝角为120°设置，图10a是本发明实施例提供的布局方案对应的梯形滤波器的第三种仿真结果示意图，图10b是图10a中带内仿真曲线局部放大图，图11是本发明实施例提供的布局方案对应的梯形滤波器的第三种仿真结果的带外远端示意图，如图10a、图10b以及图11所示，q11为现有的布局方案对应的仿真曲线，q22为图9的布局方案对应的仿真曲线，如图10a、图10b以及图11所示，m3与m4之间的频段为带内，在m3之前与m4之后的频段为带外，根据图10a和图10b可得知，q22在带内对应的数据高于q11对应的数据，q22在带外对应的数据明显低于q11对应的数据，同时根据图11可得知，q22在带外远段对应的数据也是明显低于q11对应的数据，即本实施例提供的布局方案对应的滤波器的带内插入损耗更低，带外抑制更好，因此，采用本发明实施例提供将每个谐振器单元的谐振器数量设为3个，每个谐振器的两条直线边的长度相等设置，弧线边为一个半圆的圆弧线，钝角为120°设置对应的布局方案，不仅能够使多个谐振器在布局上排列得更加紧凑，减小了谐振器占用单个晶粒(die)的面积，从而在一片晶圆(wafer)上能够制作更多颗的晶粒，提高晶圆的利用率，还能够在降低滤波器的带内插入损耗的同时，使滤波器具有更好的带外抑制，从而有效提高滤波器的性能。

通过上述预设的多种组合方式来确定每个谐振器单元中每个谐振器的形状，和谐振器之间的摆放方式和位置关系，并以整体占用面积最小的组合方式来排列每个谐振器单元中的谐振器，不仅能够使多个谐振器在布局上排列得更加紧凑，减小了谐振器占用单个晶粒(die)的面积，从而在一片晶圆(wafer)上能够制作更多颗的晶粒，提高晶圆的利用率，还能够在降低滤波器的带内插入损耗的同时，使滤波器具有更好的带外抑制，从而有效提高滤波器的性能。

为了使本发明实施例提供的组合方式的确定方法更容易理解，请继续参阅图2和图4，如图2所示，本发明实施例示例性的提供了3个谐振器单元：谐振器单元a、谐振器单元b以及谐振器单元c，由于每个谐振器单元中均具有3个谐振器，并且根据图4可知，组合方式1、2、3、4、6适用于具有3个谐振器的谐振器单元，组合方式5、7、8适用于具有2个谐振器的谐振器单元。因此，本发明实施例为每个谐振器单元选择组合方式1、2、3、4、6作为每个谐振器单元适用的组合方式，同时分别将每个谐振器单元中谐振器的面积代入至上述5种组合方式中，并分别计算每个谐振器单元的5种组合方式的整体占用面积，得到每个谐振器单元对应的5种组合方式的5个整体占用面积，此时将整体占用面积最小的组合方式作为每个谐振器单元的组合方式。

步骤s103，按照目标布局方式，在单个晶粒上布局多个谐振器。

请继续参阅图2和图9，如图9所示，示例性的，本发明实施例将9个谐振器(谐振器10、11，12、13、14、15、16、17、18，其中根据图2可知9个谐振器之间的级联关系)分成5个谐振器单元，如图9所示，从左至右的第一个谐振器单元中只具有一个谐振器10，第二个谐振器单元中的谐振器分别为谐振器15、11、16，第三个谐振器单元中只具有一个谐振器12，第四个谐振器单元中的谐振器分别为谐振器17、13、18，第五个谐振器单元中只具有一个谐振器14，其中，每个谐振器的形状为一条弧线边与两条直线边构成的封闭形状，且两条直线边之间的夹角为120°，两条直线边的长度相等，弧线边为一个半圆的圆弧线，然后按照每个谐振器单元对应的组合方式，和多个谐振器单元的整体占用面积最小的排列方式，在晶粒101上进行布局。

在本实施例中，如图9所示，由于本实施例将9个谐振器分成了5个谐振器单元，其中3个谐振器单元分别都只具有一个谐振器，因此这3个单独的谐振器单元无需确定组合方式，只需要在多个谐振器单元进行排列时，减少与相邻谐振器单元之间的间距，以确定多个谐振器的整体占用面积最小的排列方式，从而才可根据每个谐振器单元对应的组合方式，以及确定的多个谐振器单元的整体占用面积最小的排列方式，布局多个谐振器。

优选的，通过将多个谐振器划分为多个谐振器单元，并以每个谐振器单元的整体占用面积最小的组合方式，和多个谐振器单元的整体占用面积最小的排列方式，在有限的空间结构中布局多个谐振器，使多个谐振器在布局上排列得更加紧凑，还能够减小谐振器占用单个晶粒(die)的面积，从而在一片晶圆(wafer)上能够制作更多颗的晶粒，进而提高晶圆的利用率。

作为本发明的优选实施例，步骤s103包括步骤s1031至步骤s1032；

步骤s1031，选取面积与多个谐振器的整体占用面积相匹配的晶粒。

需要说明的是，在本实施例中的“相匹配”的晶粒，是指面积比预先选择的晶粒101的面积小，且能够布局完多个谐振器的晶粒。

此外，由于相同数量的谐振器整体占用面积与die面积的比率越小，带内插入损耗越差，故多个谐振器的整体占用面积与die面积的比率范围为5％～50％。

步骤s1032，按照目标布局方式，在选取的晶粒上布局多个谐振器。

为了进一步提高滤波器的性能，在确定完每个谐振器单元对应的组合方式后，选取面积与多个谐振器的整体占用面积相匹配的晶粒，以在级联阶数不变的情况下，选择面积更小的晶粒。具体的，请参见图12，图12是本发明实施例提供的一种优化布局方案对应的布局示意图，如图12所示，在确定完每个谐振器单元对应的组合方式后，选取面积与多个谐振器的整体占用面积相匹配的晶粒，而晶粒111的面积与多个谐振器的整体占用面积相匹配，因此按照每个谐振器单元的组合方式，和多个谐振器单元的整体占用面积最小的排列方式，在面积更小的晶粒111上布局多个谐振器，能够减小谐振器占用单个晶粒(die)的面积，从而在一片晶圆(wafer)上能够制作更多颗的晶粒，进而提高晶圆的利用率。

作为本发明的另一优选实施例，在步骤s103之后，本实施例提供的梯形滤波器的布局方法，还包括步骤s104至步骤s106；

步骤s104，确定多个谐振器布局后晶粒上的空闲区域。

步骤s105，根据空闲区域增加至少一个谐振器，并建立增加的至少一个谐振器与多个谐振器之间的级联关系。

步骤s106，在空闲区域中布局增加的至少一个谐振器。

为了进一步减小谐振器占用单个晶粒(die)的面积，在预先选择的晶粒101上布局完多个谐振器后，确定预先选择的晶粒101上的空闲区域，根据空闲区域的面积和每个谐振器面积大小，确定额外增加至少一个谐振器，并建立额外增加的至少一个谐振器与多个谐振器之间的级联关系，以在晶粒面积不变的情况下，实现更高阶数的级联。具体的，请参见图13，图13是本发明实施例提供的另一种优化布局方案对应的布局示意图，如图13所示，在确定预先选择的晶粒101上的空闲区域可额外增加至少一个谐振器时，示例性的，在预先选择的晶粒101上额外增加一个谐振器，谐振器19为额外增加的一个谐振器，在晶粒101上额外增加一个谐振器19之后，需为谐振器19建立与多个谐振器之间的级联关系，示例性的，本实施例将谐振器19作为第五个串联谐振器，且与谐振器15和谐振器10的连接关系为直接连接关系，从而可在晶粒面积不变的情况下，减小谐振器占用单个晶粒(die)的面积，进而实现更高阶数的级联。

需要说明的是，在晶粒101上的空闲区域额外增加谐振器的数量上限，是根据空闲区域的面积和每个谐振器面积大小来定的时，而具体需要额外增加多少谐振器是根据实际需求来定的，在此不做限定。

容易理解地，前述步骤s1031，与步骤s104至步骤s106可以组合使用。

作为本发明的另一优选实施例，请参阅图14，图14是本发明实施例提供的梯形滤波器的布局方法的另一种实施例的流程示意图，本发明实施例提供的梯形滤波器的布局方法，包括步骤s1401至步骤s1406；

在本实施例中，步骤s1401至步骤s1403对应的实施例与上述实施例提供的步骤s101至步骤s103对应的实施例相同，具体的内容在此不再赘述。

步骤s1404，对布局后的多个谐振器进行微调，使级联关系为串联的谐振器处于一条直线上。

在本实施例中，将级联关系为串联的谐振器设置于一条直线上，能够使谐振器的有效面积进一步的增大。

其中，对布局后的多个谐振器进行微调的目的不仅只有将级联关系为串联的谐振器设置于一条直线上，还有另一个目的是调整任意相邻两个谐振器单元之间的间隔，以使任意相邻两个谐振器之间的间隔满足预设间距要求。

需要说明的是，在电路结构上为直接连接的谐振器在布局上相邻且接近，通过减少相邻两个谐振器之间的电极引线长度，可降低滤波器内电极引线所产生的损耗，从而可减少传输损耗。

步骤s1405，在晶粒上布局多个端口，使多个端口中的输入端口、输出端口，与级联关系为串联的谐振器处于一条直线上。

在本实施例中，晶粒上多个端口的位置可以是预先固定的，也可以在布局完多个谐振器单元后再确定具体的位置，而在布局完多个谐振器单元后，再将输入端口、输出端口，与级联关系为串联的谐振器设置于一条直线上，如此，能够使谐振器的有效面积进一步的增大。

需要说明的是，与端口相连的并联谐振器，与接地端口或电感端口的间距越小，则带内插损越好，因此，可根据实际的需求，尽可能的将与端口相连的并联谐振器，与接地端口或电感端口的间距设置得越小，从而能够进一步的提高滤波器性能。

在本实施例中，基于封装和设备的空间结构的极限，端口的电极层与封装边缘间距不小于0nm，电感端口与接地端口的间距不小于3nm。优选的，端口的形状包括正方形、圆形、扇形、正多边形等形状，不限于为其他不规则的形状。

步骤s1406，根据微调后的多个谐振器的位置和多个端口的位置，在晶粒上设置电极引线。

其中，任意两个谐振器之间的电极引线的宽度，以及每个谐振器与多个端口中任一端口之间的电极引线的宽度均不小于50微米，并且在结构空间允许的情况下，优选的，每个谐振器的电极引线的宽度不小于端口的电极引线的宽度或谐振器中的电极引线的边长。进一步的，在结构空间允许情况下，端口位置的电极引线的宽度可扩大到单条边、对角线、直径等宽度，电极引线的连线可外扩为弧形。

请参阅图2、图9以及图15，图15是本发明实施例提供的对多个谐振器和多个端口布局的布局示意图，本发明实施例按照每个谐振器单元的组合方式布局完多个谐振器后，将得到如图9所示的布局结果，然后根据图2得知的多个谐振器之间的级联关系，其中，谐振器15、16、17、18为串联谐振器，因此，对布局后的多个谐振器进行微调，如图15所示，使串联谐振器15、16、17、18处于一条直线l上，之后再在晶粒101上布局多个端口(端口102、103、104、105，其中端口102和端口103分别为输入端口和输出端口，端口104、105为接地端口)，同时使多个端口中的输入端口102、输出端口103与串联谐振器15、16、17、18处于一条直线l上，如图15所示，最后根据微调后的多个谐振器的位置和多个端口的位置，在晶粒上进行设置电极引线，得到如图15所示的电极引线结果。

由于本发明实施例中的多个谐振器均是相邻且接近设置，从而使得晶粒上的电极引线更短，因此，采用较短的电极引线，能够减少传输损耗。

综上所述，本发明实施例提供了一种梯形滤波器的布局方法，根据多个谐振器的数量、级联关系以及每个谐振器的面积，从多个谐振器中划分出多个谐振器单元，然后确定每个谐振器单元的整体占用面积最小的组合方式，并将整体占用面积最小的组合方式和整体占用面积最小的排列方式作为目标布局方式，按照目标布局方式，在单个晶粒上布局多个谐振器。通过将多个谐振器划分为多个谐振器单元，并以每个谐振器单元的整体占用面积最小的组合方式，和多个谐振器单元的整体占用面积最小的排列方式，在有限的空间结构中布局多个谐振器，使多个谐振器在布局上排列得更加紧凑，能够减小谐振器占用单个晶粒(die)的面积，从而在一片晶圆(wafer)上能够制作更多颗的晶粒，进而提高晶圆的利用率。

以上对本申请实施例所提供的一种梯形滤波器的布局方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。并且，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。