功率放大电路的制作方法

1.本发明涉及功率放大电路。


背景技术：

2.已知有将高频信号的频带(以下，有时称为“信号频带”)中的增益平坦化的放大电路(例如，参照下述的专利文献1)。
3.构成放大器的晶体管的最大可用功率增益(maximum available power gain：mag)具有如下的特性，即，在低频区域中高，且随着频率变高而变低。因此，在专利文献1记载的技术中，对级间匹配电路使用了高通滤波器。由此，在晶体管的基极，输入低频分量被高通滤波器减衰之后的高频信号。其结果是，晶体管的最大可用功率增益的特性被抵消，因此从晶体管的集电极输出的高频信号的信号电平被平坦化。
4.在先技术文献
5.专利文献
6.专利文献1：日本特开2010-200107号公报
7.专利文献2：日本特开2004-266875号公报
8.专利文献3：美国专利申请公开第2017/0257069号说明书
9.像上述的那样，专利文献1记载的技术对级间匹配电路使用了高通滤波器。也就是说，专利文献1记载的技术在信号频带的下限频率附近，即，在高通滤波器的截止频率附近，使高频信号减衰。因此，专利文献1记载的技术在信号频带的下限频率附近产生功率损耗，功率效率下降。
10.在专利文献1记载的技术中，在各级放大器中产生上述的功率损耗。在将多个放大器进行了多级连接的放大电路中，随着趋向于后级，晶体管尺寸(“指(finger)”的数目)变大，消耗功率也大。因此，在专利文献1记载的技术中，随着趋向于后级，功率损耗变大。也就是说，在后级的放大器中产生的功率损耗的影响比在前级的放大器中产生的功率损耗大，导致放大电路整体的功率效率的大的下降。


技术实现要素：

11.发明要解决的课题
12.本发明是鉴于上述情形而完成的，其目的在于，抑制功率效率的下降。
13.用于解决课题的技术方案
14.本发明的一个侧面的功率放大电路包含：高通滤波器，在一端输入高频输入信号；第1放大器，将从高通滤波器的另一端输出的高频输入信号放大，并输出放大后的高频信号；第2放大器，将高频信号放大，并输出放大后的高频输出信号；自耦变压器，电连接在第1放大器与第2放大器之间，进行第1放大器与第2放大器之间的阻抗匹配；和阻抗电路，一端与高通滤波器的另一端电连接，另一端与向第1放大器输出偏置电压或偏置电流的偏置电路的输出端子电连接，并将从高通滤波器的另一端输出的高频输入信号输出到偏置电路。
15.本发明的另一个侧面的功率放大电路包含：高通滤波器，在一端输入高频输入信号；第1放大器，将从高通滤波器的另一端输出的高频输入信号放大，并输出放大后的高频信号；第2放大器，将高频信号放大，并输出放大后的高频输出信号；传输线路变压器，电连接在第1放大器与第2放大器之间，进行第1放大器与第2放大器之间的阻抗匹配；和阻抗电路，一端与高通滤波器的另一端电连接，另一端与向第1放大器输出偏置电压或偏置电流的偏置电路的输出端子电连接，并将从高通滤波器的另一端输出的高频输入信号输出到偏置电路。
16.本发明的另一个侧面的功率放大电路包含：高通滤波器，在一端输入高频输入信号；第1放大器，将从高通滤波器的另一端输出的高频输入信号放大，并输出放大后的高频信号；第2放大器，将高频信号放大，并输出放大后的高频输出信号；常规变压器，电连接在第1放大器与第2放大器之间，进行第1放大器与第2放大器之间的阻抗匹配；和阻抗电路，一端与高通滤波器的另一端电连接，另一端与向第1放大器输出偏置电压或偏置电流的偏置电路的输出端子电连接，并将从高通滤波器的另一端输出的高频输入信号输出到偏置电路。
17.发明效果
18.根据本发明，能够抑制功率效率的下降。
附图说明
19.图1是示出第1实施方式的功率放大电路的结构的图。
20.图2是示出第1实施方式的功率放大电路的第1放大器的结构的图。
21.图3是示出第1实施方式的功率放大电路的第2放大器的结构的图。
22.图4是示出第1实施方式的功率放大电路的偏置电路的结构的图。
23.图5是示出第1比较例的功率放大电路的结构的图。
24.图6是示出第1实施方式以及第1比较例的电路仿真结果的图。
25.图7是示出第1实施方式以及第1比较例的电路仿真结果的图。
26.图8是示出第1实施方式以及第1比较例的电路仿真结果的图。
27.图9是示出第1实施方式以及第1比较例的电路仿真结果的图。
28.图10是示出第1实施方式以及第1比较例的电路仿真结果的图。
29.图11是示出第1实施方式的功率放大电路的电路仿真结果的图。
30.图12是示出第2比较例的功率放大电路的结构的图。
31.图13是示出第1实施方式以及第2比较例的电路仿真结果的图。
32.图14是示出第1实施方式以及第2比较例的电路仿真结果的图。
33.图15是示出第1实施方式以及第2比较例的电路仿真结果的图。
34.图16是示出第1实施方式以及第2比较例的电路仿真结果的图。
35.图17是示出第1实施方式以及第2比较例的电路仿真结果的图。
36.图18是示出第2实施方式的级间匹配电路的结构的图。
37.图19是示出第3实施方式的级间匹配电路的结构的图。
38.图20是示出第4实施方式的阻抗电路的结构的图。
39.图21是示出第5实施方式的第1放大器的结构的图。
40.附图标记说明
41.1、100、110：功率放大电路；
42.11：高通滤波器；
43.13、13a：第1放大器；
44.13-1、13-2、
…
、13-m、13a-1、13a-2、
…
、13a-m、20-1、20-2、
…
、20-n：单元；
45.14、14a、14b-1、14b-2、
…
、14b-m：阻抗电路；
46.14c：电容器；
47.15：第1偏置电路；
48.16、22：扼流线圈；
49.17：dc阻隔电容器；
50.18：自耦变压器；
51.18a：传输线路变压器；
52.18b：常规变压器；
53.20：第2放大器；
54.21：第2偏置电路；
55.q1、q2：晶体管。
具体实施方式
56.以下，基于附图对本发明的功率放大电路的实施方式进行详细说明。另外，本发明不被该实施方式所限定。各实施方式均为例示，能够进行在不同的实施方式中示出的结构的部分置换或组合，这是不言而喻的。在第2实施方式以后，省略关于与第1实施方式共同的事项的记述，仅对不同点进行说明。特别是，关于基于同样的结构的同样的作用效果，将不在每个实施方式中逐次提及。
57.《第1实施方式以及比较例》
58.(第1实施方式)
59.图1是示出第1实施方式的功率放大电路的结构的图。功率放大电路1包含高通滤波器11、第1放大器13、阻抗电路14、第1偏置电路15、扼流线圈16、dc阻隔电容器17、自耦变压器18、第2放大器20、第2偏置电路21、以及扼流线圈22。
60.功率放大电路1是如下的多级放大电路，即，将第1放大器13作为初级放大器或驱动级放大器，并将第2放大器20作为最终级放大器或功率级放大器。高通滤波器11是第1放大器13的输入匹配电路。自耦变压器18是进行第1放大器13与第2放大器20之间的阻抗匹配的级间匹配电路。
61.虽然在第1实施方式中，将功率放大电路1设为两级放大电路，但是本公开并不限定于此。功率放大电路1也可以是三级以上的放大电路。
62.第1放大器13包含dc阻隔电容器cbb1、电阻rbb1和晶体管q1。第2放大器20包含dc阻隔电容器cbb2、电阻rbb2和晶体管q2。
63.在本公开中，各晶体管设为双极晶体管，但是本公开并不限定于此。关于双极晶体管，可例示异质结双极晶体管(heterojunction bipolar transistor：hbt)，但是本公开并不限定于此。晶体管例如也可以是场效应晶体管(field effect transistor：fet)。晶体管
也可以是将多个单位晶体管并联地电连接的多指晶体管。所谓单位晶体管，是指构成晶体管的最小限度的结构。
64.可例示如下情况，即，第2放大器20内的晶体管q2的尺寸(“指”的数目)大于第1放大器13内的晶体管q1的尺寸(“指”的数目)。
65.高通滤波器11包含电容器11c以及11e和电感器11d以及11f。
66.在高通滤波器11的一端11a，输入高频输入信号rfin。电容器11c的一端与高通滤波器11的一端11a电连接。电感器11d的一端与电容器11c的另一端电连接。电感器11d的另一端与基准电位电连接。关于基准电位，可例示接地电位，但是本公开并不限定于此。电容器11e的一端与电容器11c的另一端以及电感器11d的一端电连接。电感器11f的一端与电容器11e的另一端电连接。电容器11e的另一端以及电感器11f的一端与高通滤波器11的另一端11b电连接。
67.高通滤波器11使高频输入信号rfin高频带通过，并从另一端11b输出。
68.可例示如下情况，即，高通滤波器11的截止频率是高频输入信号rfin的频带的下限频率，但是本公开并不限定于此。
69.dc阻隔电容器cbbl的一端与高通滤波器11的另一端11b电连接。dc阻隔电容器cbb1的另一端与晶体管q1的基极电连接。
70.dc阻隔电容器cbb1将通过了高通滤波器11之后的高频输入信号rfin的直流分量阻断，并使交流分量通过。
71.电阻rbb1的一端与晶体管q1的基极电连接。在电阻rbb1的另一端，从第1偏置电路15的输出端子15f输入偏置电压(或偏置电流)bias1。
72.阻抗电路14包含电容器14c。电容器14c的一端与阻抗电路14的一端14a电连接。阻抗电路14的一端14a与高通滤波器11的另一端11b以及dc阻隔电容器cbb1的一端电连接。电容器14c的另一端与阻抗电路14的另一端14b电连接。阻抗电路14的另一端14b与第1偏置电路15的输出端子15f以及电阻rbb1的另一端电连接。
73.阻抗电路14将通过了高通滤波器11之后的高频输入信号rfin的直流分量阻断，并使交流分量通过，输出到第1偏置电路15的输出端子15f。
74.晶体管q1的发射极与基准电位电连接。在晶体管q1的基极，经由电阻rbb1从第1偏置电路15的输出端子15f输入偏置电压(或偏置电流)bias1。此外，在晶体管q1的基极，输入通过了高通滤波器11以及dc阻隔电容器cbb1之后的高频输入信号rfin。晶体管q1的集电极经由扼流线圈16与电源电位vc_q1电连接，并被供给功率。
75.晶体管q1将通过了高通滤波器11之后的高频输入信号rfin放大，并将放大后的高频信号rf1从集电极输出到dc阻隔电容器17。
76.图2是示出第1实施方式的功率放大电路的第1放大器的结构的图。
77.第1放大器13包含单元13-1、单元13-2、
…
、以及单元13-m这m个(m为自然数)单元。单元13-1包含单元电容器cbb-1、单元电阻rbb-1和单位晶体管qc-1。单元13-2包含单元电容器cbb-2、单元电阻rbb-2和单位晶体管qc-2。单元13-m包含单元电容器cbb-m、单元电阻rbb-m和单位晶体管qc-m。单元13-1至单元13-m相互并联连接。
78.单元电容器cbb-1至单元电容器cbb-m相当于dc阻隔电容器cbb1。单元电阻rbb-1至单元电阻rbb-m相当于电阻rbb1。单位晶体管qc－1至单位晶体管qc-m相当于晶体管q1。
79.阻抗电路14的一端14a与高通滤波器11的另一端11b以及各单元的单元电容器cbb的一端电连接。阻抗电路14的另一端14b与第1偏置电路15的输出端子15f以及各单元的单元电阻rbb的另一端电连接。
80.再次参照图1，dc阻隔电容器17的一端与晶体管q1的集电极电连接。dc阻隔电容器17的另一端与自耦变压器18的一端18a电连接。
81.dc阻隔电容器17将高频信号rf1的直流分量阻断，并使交流分量通过。
82.自耦变压器18包含第1绕组18c、第2绕组18e和电容器18d以及18f。
83.第1绕组18c和电容器18d并联地电连接。第1绕组18c以及电容器18d的一端与自耦变压器18的一端18a电连接。第1绕组18c以及电容器18d的另一端与自耦变压器18的另一端18b电连接。第2绕组18e和电容器18f并联地电连接。第2绕组18e以及电容器18f的一端与第1绕组18c以及电容器18d的另一端电连接。第2绕组18e以及电容器18f的另一端与基准电位电连接。
84.自耦变压器18是进行第1放大器13的输出阻抗与第2放大器20的输入阻抗之间的阻抗匹配的、宽带且低损耗的匹配电路的一个例子。
85.dc阻隔电容器cbb2的一端与自耦变压器18的另一端18b电连接。dc阻隔电容器cbb2的另一端与晶体管q2的基极电连接。
86.dc阻隔电容器cbb2将通过了自耦变压器18之后的高频信号rf1的直流分量阻断，并使交流分量通过。
87.电阻rbb2的一端与晶体管q2的基极电连接。在电阻rbb2的另一端，从第2偏置电路21的输出端子21a输入偏置电压(或偏置电流)bias2。
88.晶体管q2的发射极与基准电位电连接。在晶体管q2的基极，经由电阻rbb2从第2偏置电路21的输出端子21a输入偏置电压(或偏置电流)bias2。此外，在晶体管q2的基极，输入通过了自耦变压器18以及dc阻隔电容器cbb2之后的高频信号rf1。晶体管q2的集电极经由扼流线圈22与电源电位vc_q2电连接，并被供给功率。
89.晶体管q2将通过了自耦变压器18之后的高频信号rf1放大，并将放大后的高频输出信号rfout从集电极输出。
90.图3是示出第1实施方式的功率放大电路的第2放大器的结构的图。
91.第2放大器20包含单元20-1、单元20-2、
…
、以及单元20-n这n个(n是大于m的自然数)单元。单元20-1包含单元电容器cbb-1、单元电阻rbb-1和单位晶体管qc-1。单元20-2包含单元电容器cbb-2、单元电阻rbb-2和单位晶体管qc-2。单元20-n包含单元电容器cbb-n、单元电阻rbb-n和单位晶体管qc-n。单元20-1至单元20-n相互并联连接。
92.单元电容器cbb-1至单元电容器cbb-n相当于dc阻隔电容器cbb2。单元电阻rbb-1至单元电阻rbb-n相当于电阻rbb2。单位晶体管qc-1至单位晶体管qc-n相当于晶体管q2。
93.图4是示出第1实施方式的功率放大电路的偏置电路的结构的图。另外，在图4中，对第1偏置电路15的电路结构进行说明。第2偏置电路21的电路结构与第1偏置电路15的电路结构相同，因此省略图示以及说明。
94.第1偏置电路15包含电阻15a、晶体管15b、15c以及15e和电容器15d。
95.在电阻15a的一端输入恒定电流icont。另外，关于恒定电流icont，配合动作条件而使流过的电流变化。
96.在晶体管15b中，集电极和基极被电连接。也就是说，晶体管15b进行二极管连接。晶体管15b的集电极以及基极与电阻15a的另一端电连接。
97.在晶体管15c中，集电极和基极被电连接。也就是说，晶体管15c进行二极管连接。晶体管15c的集电极以及基极与晶体管15b的发射极电连接。晶体管15c的发射极与基准电位电连接。
98.晶体管15b以及15c的串联连接电路根据恒定电流icont而产生恒定的电位vbias1。
99.电容器15d的一端与晶体管15b的集电极以及基极电连接。电容器15d的另一端与基准电位电连接。
100.电容器15d使晶体管15b以及15c的串联连接电路的电位vbias1稳定化。
101.晶体管15e的基极与电容器15d的一端电连接，并被输入电位vbias1。晶体管15e的集电极与电源电位vbat电连接。晶体管15e的发射极经由第1偏置电路15的输出端子15f与电阻rbb1(参照图1)的另一端电连接。也就是说，晶体管15e以及电阻rbb1进行发射极跟随连接。
102.晶体管15e根据电位vbias1而从发射极向电阻rbb1输出偏置电压(或偏置电流)bias1。
103.再次参照图1。在对具有宽信号频带的高频信号进行放大的功率放大电路中，要求抑制增益的变动，即，要求信号频带内的振幅增益的频率特性的平坦性。也就是说，在功率放大电路中，要求线性放大特性。进而，从抑制消耗功率以及抑制发热的观点出发，功率放大电路要求功率效率高。
104.功率放大电路1具备高通滤波器11作为第1放大器13的输入匹配电路。由此，在晶体管q1的基极，输入低频分量被高通滤波器11减衰之后的高频输入信号rfin。其结果是，晶体管q1的最大可用功率增益的特性被抵消，因此从晶体管q1的集电极输出的高频信号rf1的信号频带中的信号电平成为高通特性。也就是说，第1放大器13能够抑制增益的变动，能够使信号频带内的振幅增益的频率特性平坦化。因此，第1放大器13能够得到线性放大特性。
105.可是，像已经说明的那样，在将多个放大器进行了多级连接的放大电路中，随着趋向于后级，晶体管尺寸(“指”的数目)变大，消耗功率也大。也就是说，晶体管q2与晶体管q1相比，晶体管尺寸(“指”的数目)大，消耗功率也大。
106.例如，对如下情况进行研究，即，在图1中，作为第1放大器13与第2放大器20之间的级间匹配电路，代替自耦变压器18而使用高通滤波器。在该情况下，作为级间匹配电路的高通滤波器在信号频带的下限频率附近使高频信号rf1减衰。因此，在晶体管q2中，在信号频带的下限频率附近产生功率损耗。晶体管q2的消耗功率大于晶体管q1的消耗功率。因此，在晶体管q2中产生的功率损耗大于在晶体管q1中产生的功率损耗。也就是说，在晶体管q2中产生的功率损耗的影响比在晶体管q1中产生的功率损耗大，导致功率放大电路1整体的功率效率的大的下降。
107.因此，如图1所示，功率放大电路1具备自耦变压器18作为第1放大器13与第2放大器20之间的级间匹配电路。自耦变压器18是宽带且低损耗的匹配电路的一个例子，可抑制信号频带的下限频率附近的高频信号rfl的减衰。因此，第2放大器20能够在信号频带的下
限频率附近抑制晶体管q2中的功率损耗。由此，功率放大电路1能够抑制整体的功率效率的下降。
108.(第1比较例)
109.关于作为匹配电路而配置自耦变压器18的位置，除了像功率放大电路1(参照图1)那样设为第1放大器13与第2放大器20之间的级间匹配电路以外，还可考虑设为第1放大器13的输入匹配电路。
110.图5是示出第1比较例的功率放大电路的结构的图。功率放大电路100的结构与第1实施方式的功率放大电路1(参照图1)的结构相比较，对调了高通滤波器11的位置和自耦变压器18的位置。即，在功率放大电路100中，自耦变压器18是第1放大器13的输入匹配电路，高通滤波器11是第1放大器13与第2放大器20之间的级间匹配电路。功率放大电路100的其它结构与功率放大电路1相同，因此省略说明。
111.(第1实施方式和第1比较例的对比)
112.图6至图10是示出第1实施方式以及第1比较例的电路仿真结果的图。详细地，图6是示出功率放大电路1以及功率放大电路100的整体的增益的电路仿真结果的图。图7是示出功率放大电路1的输入损耗(高通滤波器11的损耗)以及功率放大电路100的输入损耗(自耦变压器18的损耗)的电路仿真结果的图。图8是示出功率放大电路1的级间损耗(自耦变压器18的损耗)以及功率放大电路100的级间损耗(高通滤波器11的损耗)的电路仿真结果的图。在图6至图8中，信号频带为下限频率f
lo
至上限频率f
hi
。关于下限频率f
lo
，可例示3.30ghz(千兆赫)。关于上限频率f
hi
，可例示5.00ghz。图9是示出信号频带的下限频率f
lo
处的功率放大电路1以及功率放大电路100的功率附加效率(power added efficiency：pae)的电路仿真结果的图。图10是将图9的一部分放大了的图。
113.参照图6，波形200表示功率放大电路1的整体的增益。波形201表示作为比较例的功率放大电路100的整体的增益。在信号频带的下限频率f
lo
处，功率放大电路1的整体的增益和功率放大电路100的整体的增益变得大致相同。
114.参照图7，波形202表示功率放大电路1的输入损耗(高通滤波器11的损耗)。波形203表示作为比较例的功率放大电路100的输入损耗(自耦变压器18的损耗)。在信号频带的下限频率f
lo
处，功率放大电路1的输入损耗(高通滤波器11的损耗)变得大于功率放大电路100的输入损耗(自耦变压器18的损耗)。
115.参照图8，波形204表示功率放大电路1的级间损耗(自耦变压器18的损耗)。波形205表示作为比较例的功率放大电路100的级间损耗(高通滤波器11的损耗)。在信号频带的下限频率f
lo
处，功率放大电路1的级间损耗(自耦变压器18的损耗)变得小于功率放大电路100的级间损耗(高通滤波器11的损耗)。
116.参照图9以及图10，波形206表示信号频带的下限频率f
lo
处的功率放大电路1的功率附加效率。波形207表示信号频带的下限频率f
lo
处的功率放大电路100的功率附加效率。功率放大电路100的功率附加效率的峰值为59.8％，相对于此，功率放大电路1的功率附加效率的峰值为62.7％。也就是说，功率放大电路1的功率附加效率的峰值比功率放大电路100的功率附加效率的峰值改善了2.9％(2.9个百分点)。该仿真结果表示，在信号频带的下限频率f
lo
处，抑制级间匹配电路(后级的晶体管q2的输入匹配电路)中的损耗有助于功率附加效率的改善。
117.(小结)
118.像以上说明的那样，第1实施方式的功率放大电路1通过具备高通滤波器11作为第1放大器13的输入匹配电路，从而能够抑制增益的变动，能够使信号频带内的振幅增益的频率特性平坦化。由此，功率放大电路1能够得到线性放大特性。
119.此外，第1实施方式的功率放大电路1通过具备自耦变压器18作为第1放大器13与第2放大器20之间的级间匹配电路，从而能够在信号频带的下限频率f
lo
处抑制晶体管q2中的功率损耗。由此，功率放大电路1能够抑制功率效率的下降。
120.(由于利用自耦变压器作为级间匹配电路而有可能产生的现象)
121.可是，若像第1实施方式的功率放大电路1那样，利用自耦变压器18作为第1放大器13与第2放大器20之间的级间匹配电路，则可以想到产生如下的现象。
122.由于将级间匹配电路设为自耦变压器18而低损耗化，从而前级的晶体管q1对负载的变动比较脆弱。即，后级的晶体管q2的输入阻抗的变动容易作为前级的晶体管q1的负载阻抗的变动而被观察到。特别是，在高频输入信号rfin为大信号(大振幅、大功率)的情况下(以下，有时称为“大信号动作时”)，由于晶体管q2的非线性的行为、与晶体管q2的基极偏置电流的增加相伴的基极偏置电压下降，其结果是，晶体管q2的输入阻抗产生变动。由此，失去高频输入信号rfin为小信号(小振幅、小功率)的情况下(以下，有时称为“小信号动作时”)的匹配状态。这在特性方面，表现为晶体管q1中的相位的变化(am/pm特性)以及增益的下降(am/am特性)。
123.因此，第1实施方式的功率放大电路1(参照图1)在高通滤波器11的另一端11b与电阻rbb1的另一端之间具备阻抗电路14。阻抗电路14使通过了高通滤波器11之后的高频输入信号rfin通过。通过了阻抗电路14之后的高频输入信号rfin输入到第1偏置电路15(参照图4)的晶体管15e的发射极。由此，晶体管15e进行检波动作，因此偏置电压bias1增加。因此，可抑制晶体管q1的基极偏置电压的下降。由此，功率放大电路1能够抑制晶体管q1中的相位的变化以及增益的下降，因此能够抑制高频输出信号rfout的失真。
124.图11是示出第1实施方式的功率放大电路的电路仿真结果的图。详细地，图11是示出第1偏置电路15的晶体管15e(参照图4)的发射极电位的电路仿真结果的图。电位vbias1是晶体管15e的基极电位(参照图4)。电位vbo1s是无信号时的晶体管15e的静态发射极电位。
125.晶体管15e的基极的电位vbias1被固定为恒定值。因此，在大信号动作时，发射极电位vbo1的下限被晶体管15e的阈值电压vth限幅为(vbias1-vth)。另外，发射极电位vbo1的上限不被限幅。由此，发射极电位vbo1的平均值从vbo1s上升为vbo11。因此，可抑制大信号动作时的晶体管q1的基极偏置电压的下降。
126.(第2比较例)
127.图12是示出第2比较例的功率放大电路的结构的图。功率放大电路110的结构与第1实施方式的功率放大电路1(参照图1)的结构相比较，去掉了阻抗电路14。功率放大电路110的其它结构与功率放大电路1相同，因此省略说明。
128.(第1实施方式和第2比较例的对比)
129.图13是示出第1实施方式以及第2比较例的电路仿真结果的图。详细地，图13是示出功率放大电路1以及功率放大电路110的晶体管q1的基极偏置电压的电路仿真结果的图。
130.参照图13，波形210表示功率放大电路1的晶体管q1的基极偏置电压。波形211表示功率放大电路110的晶体管q1的基极偏置电压。电压vbels是无信号时的晶体管q1的静态基极偏置电压。
131.在比较对象的功率放大电路110中，晶体管q1的基极偏置电压在比电压vbels高的电压区域中，由于基极偏置电流的限制而被限幅。因此，在功率放大电路110中，晶体管q1的基极偏置电压的平均电压vbell’下降。
132.另一方面，在第1实施方式的功率放大电路1中，高频输入信号rfin经由阻抗电路14输入到晶体管15e的发射极，晶体管15e进行检波动作，因此偏置电压bias1上升，晶体管q1的基极偏置电压上升。因此，在功率放大电路1中，晶体管q1的基极偏置电压的平均电压vbe1l变得比平均电压vbell’高，可抑制晶体管q1的基极偏置电压的下降。
133.因此，在第1实施方式的功率放大电路1中，即使在大信号动作时，晶体管q1也不成为截止状态而保持为导通状态，由此能够抑制晶体管q1中的相位的变化以及增益的变动。由此，功率放大电路1能够抑制高频输出信号rfout的失真。
134.图14至图17是示出第1实施方式以及第2比较例的电路仿真结果的图。详细地，图14是示出功率放大电路1以及功率放大电路110的高频输出信号rfout的相位的电路仿真结果的图。图15是示出功率放大电路1以及比较对象的功率放大电路110的增益的电路仿真结果的图。图16是示出功率放大电路1以及功率放大电路110的晶体管q1的消耗电流的电路仿真结果的图。图17是示出功率放大电路1以及功率放大电路110的相对于小信号动作时的增益的增益的变动量的电路仿真结果的图。
135.参照图14，波形212表示功率放大电路1的高频输出信号rfout的相位的增益。波形213表示比较对象的功率放大电路110的高频输出信号rfout的相位的增益。如波形212所示，功率放大电路1的高频输出信号rfout的相位的变化与功率放大电路110的高频输出信号rfout的相位的变化相比，得到了改善(抑制)。
136.参照图15，波形214表示功率放大电路1的增益。波形215表示比较对象的功率放大电路110的增益。如波形214所示，功率放大电路1的增益与功率放大电路110的增益相比，得到了改善(增加)。功率放大电路1与功率放大电路110相比，p2db(2db增益压缩时的输出功率)增加了0.4db左右。
137.参照图16，波形216表示功率放大电路1的晶体管q1的消耗电流。波形217表示比较对象的功率放大电路110的晶体管q1的消耗电流。如波形216所示，功率放大电路1的晶体管q1的消耗电流与功率放大电路110的晶体管q1的消耗电流相比变多。像上述的那样，这与功率放大电路1的晶体管q1的基极偏置电压的下降的抑制(基极偏置电压的上升)相伴。但是，相对于功率放大电路1整体的消耗电流，晶体管q1的消耗电流所占的比例非常小。因此，对功率放大电路1整体的功率效率的影响小。
138.参照图17，波形218表示功率放大电路1的相对于小信号动作时的增益的增益的变动量。波形219表示比较对象的功率放大电路110的相对于小信号动作时的增益的增益的变动量。如波形218所示，功率放大电路1的增益的变动量与功率放大电路110的增益的变动量相比，得到了改善(抑制)。在功率放大电路1中，通过晶体管q1的基极偏置电压的增加，可抑制增益的下降，由此p2db(2db增益压缩时的输出功率)增加。
139.(总结)
140.像以上说明的那样，第1实施方式的功率放大电路1具备高通滤波器11作为第1放大器13的输入匹配电路，由此能够抑制增益的变动，能够使信号频带内的振幅增益的频率特性平坦化。由此，功率放大电路1能够得到线性放大特性。
141.此外，第1实施方式的功率放大电路1具备自耦变压器18作为第1放大器13与第2放大器20之间的级间匹配电路，由此能够在信号频带的下限频率f
lo
处抑制第2放大器20中的功率损耗。由此，功率放大电路1能够抑制功率效率的下降。
142.此外，第1实施方式的功率放大电路1在高通滤波器11的另一端11b与电阻rbb1的另一端之间具备阻抗电路14，由此能够增加偏置电压bias1。由此，功率放大电路1能够抑制相位的变化以及增益的下降。
143.《第2实施方式》
144.虽然在第1实施方式中，将第1放大器13与第2放大器20之间的级间匹配电路设为了自耦变压器18，但是本公开并不限定于此。级间匹配电路只要是宽带且低损耗的匹配电路即可。
145.图18是示出第2实施方式的级间匹配电路的结构的图。图18所示的级间匹配电路是传输线路变压器(transmission line transformer：tlt)。
146.传输线路变压器18a包含电容器18g、第1线路18h和第2线路18i。
147.电容器18g的一端与传输线路变压器18a的一端18a电连接。电容器18g的另一端与第1线路18h的一端电连接。第1线路18h的另一端与传输线路变压器18a的另一端18b电连接。第2线路18i的一端与第1线路18h的另一端电连接。第2线路18i的另一端与基准电位电连接。
148.传输线路变压器18a是进行第1放大器13的输出阻抗与第2放大器20的输入阻抗之间的阻抗匹配的、宽带且低损耗的匹配电路的一个例子。
149.《第3实施方式》
150.图19是示出第3实施方式的级间匹配电路的结构的图。图19所示的级间匹配电路是常规变压器18b。
151.常规变压器18b包含电容器18j、一次绕组18k和二次绕组181。常规变压器18b是如下的变压器，即，通过使将匝数比设为1：n的一次绕组18k和二次绕组181进行磁耦合，从而实现变换比为1：n^2的阻抗变换。
152.电容器18j的一端与常规变压器18b的一端18a电连接。电容器18j的另一端与一次绕组18k的一端电连接。一次绕组18k的另一端与基准电位电连接。二次绕组181的一端与常规变压器18b的另一端18b电连接。二次绕组181的另一端与基准电位电连接。
153.常规变压器18b是进行第1放大器13的输出阻抗与第2放大器20的输入阻抗之间的阻抗匹配的、宽带且低损耗的匹配电路的一个例子。
154.《第4实施方式》
155.虽然在第1实施方式中，设为阻抗电路14包含电容器14c，但是本公开并不限定于此。阻抗电路14只要是能够阻断通过了高通滤波器11之后的高频输入信号rfin的直流分量并使交流分量通过的电路即可。
156.图20是示出第4实施方式的阻抗电路的结构的图。
157.阻抗电路14a包含电容器14d和电感器14e。电容器14d的一端与阻抗电路14a的一
端14a电连接。电容器14d的另一端与电感器14e的一端电连接。也就是说，电容器14d以及电感器14e进行lc串联连接。电感器14e的另一端与阻抗电路14a的另一端14b电连接。另外，也可以是，电容器14d的一端与阻抗电路14a的另一端14b电连接，电感器14e的另一端与阻抗电路14a的一端14a电连接。
158.阻抗电路14a阻断通过了高通滤波器11之后的高频输入信号rfin的直流分量，并使交流分量通过。
159.《第5实施方式》
160.虽然在第1实施方式中，设为阻抗电路14为一个，但是本公开并不限定于此。也可以设为，第1放大器13包含多个单元，该多个单元分别包含分别将高频输入信号rfin放大并分别输出放大后的高频信号rf1的单位晶体管，多个阻抗电路分别包含于多个单元。
161.图21是示出第5实施方式的第1放大器的结构的图。第1放大器13a包含单元13a-1、单元13a-2、
…
、以及单元13a-m这m个单元。
162.单元13a-1包含单元电容器cbb-1、单元电阻rbb-1、单位晶体管qc-1和阻抗电路14b-1。阻抗电路14b-1电连接在高通滤波器11的另一端11b以及单元电容器cbb-1的一端与第1偏置电路15的输出端子15f以及单元电阻rbb-1的另一端之间。
163.单元13a-2包含单元电容器cbb-2、单元电阻rbb-2、单位晶体管qc-2和阻抗电路14b-2。阻抗电路14b-2电连接在高通滤波器11的另一端11b以及单元电容器cbb-2的一端与第1偏置电路15的输出端子15f以及单元电阻rbb-2的另一端之间。
164.单元13a-m包含单元电容器cbb-m、单元电阻rbb-m、单位晶体管qc-m和阻抗电路14b-m。阻抗电路14b-m电连接在高通滤波器11的另一端11b以及单元电容器cbb-m的一端与第1偏置电路15的输出端子15f以及单元电阻rbb-m的另一端之间。
165.阻抗电路14b-1至阻抗电路14b-m相当于阻抗电路14或14a。
166.第1放大器13a能够根据与单元配置相伴的各单元的放大特性的偏差(个体差异)来调整各阻抗电路14b的常数，因此能够更高精度地抑制各单位晶体管qc中的相位的变化以及增益的下降。因此，第1放大器13a能够更高精度地抑制高频输出信号rfout的失真。
167.另外，上述的实施方式用于使本发明容易理解，并非用于对本发明进行限定解释。本发明能够在不脱离其主旨的情况下进行变更/改良，并且本发明还包含其等价物。