隔离器的制作方法

隔离器
1.相关申请
2.本技术享受以日本专利申请2021-50719号(申请日：2021年3月24日)为基础申请的优先权。本技术通过参考该基础申请包括基础申请的全部内容。
技术领域
3.实施方式涉及隔离器。


背景技术：

4.在通过控制装置来控制作为对象设备的例如电动机时，电动机和控制装置经由隔离器而连接。隔离器在输入侧与输出侧之间设置有绝缘层，由电动机检测出的电流/电压等信号向控制装置侧安全地传输。
5.隔离器隔着绝缘层例如被区分为输入侧的初级电路和输出侧的次级电路。初级电路对从对象设备输入的模拟信号进行数字化，并在调制后向绝缘层传输。次级电路对经由绝缘层传输来的数据进行解调，并向控制装置侧输出。
6.此时，在隔离器的初级电路中，作为对模拟输入信号进行数字化的结构，例如采用δσ模数转换器(δσadc)。δσadc是通过对模拟信号进行过采样并进行δσ调制而进行量化，从而转换为与模拟信号的振幅对应的脉冲串并输出的电路。δσadc的输出信号通过δσ调制而使量化噪声偏向高频侧，因此通过施加低通滤波器，能够良好地除去量化噪声。
7.但是，在隔离器中，例如在存在过大输入等异常状态时，希望尽可能短时间内停止对象设备的动作。但是，δσadc的输出是1比特的数据串，若不是取得多比特的数据之后，则无法判定输入信号的振幅是否大。另一方面，若在隔离器设置用于传输对是异常状态这一情况进行表示的数据的专用的传输路径，则电路面积、消耗电流增加。


技术实现要素：

8.实施方式提供一种在不设置专用的传输路径的情况下能够以较短的延迟时间传输通常数据以外的数据的隔离器。
9.实施方式的隔离器具备：δσ型模数转换器，将模拟输入信号转换为1比特的数字信号，并作为通常数据进行传输；时间方向复用电路，进行时间方向复用，该时间方向复用是使将来自所述δσ型模数转换器的所述通常数据转换为数字差动信号并传输的处理、和传输与所述δσ型模数转换器的输出不同的特殊信号的处理交替地进行的时间方向复用；以及绝缘传输电路，经由绝缘层来传输从所述时间方向复用电路传输的所述数字差动信号及所述特殊信号。
附图说明
10.图1是表示第一比较例的隔离器的结构的图。
11.图2是表示第二比较例的隔离器的结构的图。
12.图3是表示第一实施方式的隔离器的结构的图。
13.图4是用于说明第一实施方式的隔离器的、信号初级电路和绝缘初级电路中的信号传输的时序图。
14.图5是用于说明第一实施方式的隔离器的、绝缘初级电路和绝缘次级电路中的信号传输的时序图。
15.图6是用于说明第一实施方式的隔离器的过大输入时的输出的时序图。
16.图7涉及第二实施方式，是用于说明在通过时间方向编码对δσadc的输出进行间隔剔除(取样数据)时，降低在δσadc的输出中包含的偏向高频侧的量化噪声向低频侧折返的技术的图。
17.图8是表示第二实施方式的高速反馈处理电路(ffb)的结构例的图。
18.图9涉及第三实施方式，是用于说明在通过时间方向编码对δσadc1b的输出进行间隔剔除时，进一步降低在δσadc1b的输出中包含的偏向高频侧的量化噪声向低频侧折返的技术的图。
19.图10是表示第三实施方式的高速反馈处理电路(ffb)的第一结构例的图。
20.图11是表示第三实施方式的高速反馈处理电路(ffb)的第二结构例的图。
21.图12是表示第三实施方式的高速反馈处理电路(ffb)的第三结构例的图。
22.图13是表示第三实施方式的图12的高速反馈处理电路(ffb)的逻辑单元的结构例的图。
23.图14涉及第一～第三实施方式，是表示无间隔剔除(14a)、单纯间隔剔除(14b)、第二实施方式的图8的结构(14c)、第三实施方式的图9的结构(14d)的模拟结果的曲线图。
具体实施方式
24.在参照附图对实施方式进行说明之前，首先对比较例进行说明。
25.(第一比较例)
26.图1是表示第一比较例的隔离器的结构的图。
27.隔离器是隔着绝缘层具备位于输入侧的初级电路101和位于输出侧的次级电路102的绝缘放大器。初级电路101具备输入侧的信号初级电路101s和绝缘侧的绝缘初级电路101i。次级电路102具备绝缘侧的绝缘次级电路102i和输出侧的信号次级电路102s。
28.此外，在图1及后述的图2、图3中，对初级电路由信号初级电路和绝缘初级电路这2个芯片构成、次级电路由信号次级电路和绝缘次级电路这2个芯片构成的例子进行说明，但并不限定于此。例如，也可以由1个芯片构成初级电路的整体，由1个芯片构成次级电路的整体。
29.虽省略了图示，但隔离器在输入侧连接有作为检测电流/电压等的对象的电动机等设备(对象设备)。另外，在隔离器的输出侧经由例如外部低通滤波器等连接有用于控制对象设备的控制装置。
30.来自对象设备的模拟输入信号被输入至隔离器的信号初级电路101s的输入端子inp、inn。通常，负侧的输入端子inn被接地，因此表示对象设备的状态的信号被输入至正侧的输入端子inp。来自输入端子inp、inn的模拟输入信号被输入级前置放大器(input)101a放大到预定增益倍。由输入级前置放大器101a放大后的模拟输入信号被输入至δσ(δσ)
型模数转换器(δσadc)101b。δσadc101b对模拟输入信号进行δσ调制而数字化并输出至1比特的数据串。从δσadc101b输出的1比特数据从信号初级电路101s的输出缓冲器(buf1)101c输出至绝缘初级电路101i。
31.绝缘初级电路101i从信号检测器(sd
i1
)101d获取从信号初级电路101s输出的1比特数据，并通过数据调制器(data mod)101e进行调制。数据调制器101e对1比特数据进行用于从绝缘初级电路101i向绝缘次级电路102i传输的数据调制。通过数据调制器101e对1比特数据进行调制而得到的被调制数据通过驱动器(drid)101f向变压器初级线圈101g输出。变压器初级线圈101g将与被调制数据对应的磁信号向次级电路102侧传输。
32.此外，在图1及后述的图2、图3等中，对通过使用了线圈的磁绝缘方式进行绝缘层中的基于无线的信号传输的例子进行说明，但并不限定于此。绝缘层中的基于无线的信号传输例如可以通过使用了电容器的电容绝缘方式来进行，也可以通过使用了发光元件及光电晶体管的光绝缘方式来进行。
33.次级电路102通过绝缘次级电路102i的变压器次级线圈102a，接收来自变压器初级线圈101g的磁信号，并转换为电信号。被转换为电信号的被调制数据通过放大器(ampd)102b被放大，并通过解调器(comp/dec)102c被解调为1比特数据。解调后的1比特数据经由缓冲器(bufd)102d被输出至信号次级电路102s。
34.信号次级电路102s通过信号检测器(sd
s2
)102e获取从绝缘次级电路102i输出的1比特数据。输出控制电路102f判定由信号检测器(sd
s2
)102e获取的1比特数据是通常的输出数据(通常数据)还是检测到过大输入等异常的输出数据。输出控制电路102f还根据判定结果调整定时，将1比特数据向低通滤波电路(lpf)102g输出。lpf102g对由解调器102c解调后的1比特的数据串进行模拟化并施加规定的低通滤波器，将通过低通滤波器后的模拟信号从输出端子outp、outn输出。
35.在隔离器中，例如在存在过大输入等异常状态时，希望尽可能短时间内停止对象设备的动作。但是，δσadc101b的输出是1比特的数据串，若不是取得多比特的数据之后，则无法判定输入信号的振幅是否大。在图1所示的隔离器的输出端子outp、outn的后级，通常配置使用了窄带滤波器的信号检测器，得到高信噪比(snr)。该信号检测器在进行判定时需要例如数10μs左右的延迟时间。作为信号检测器，如果准备了使用窄带滤波器的高snr检测器和不使用窄带滤波器的低snr检测器这两者，则通过使用低snr检测器，能够将到判定为止的延迟时间缩短到例如2μs左右。但是，使用了绝缘破坏电场强度、饱和电子速度、热传导率等高的碳化硅(sic)等的器件，有时由于过大输入而在数μs的时间内被破坏，因此期望隔离器的延迟时间为1μs以下。
36.(第二比较例)
37.图2是表示第二比较例的隔离器的结构的图。图2的结构是在隔离器内以较短的延迟时间传输发生了过大输入等异常状态的信息的一例。
38.第二比较例的隔离器具备：初级电路201，具备信号初级电路201s及绝缘初级电路201i；及次级电路202，具备绝缘次级电路2020i及信号次级电路202s。模拟输入信号从输入端子inp、inn被输入至初级电路201。次级电路202从输出端子outp、outn输出模拟信号。
39.信号初级电路201s具备输入级前置放大器(input)及异常检测电路201a、δσadc201b、输出缓冲器201c、及输出缓冲器201h。δσadc201b及输出缓冲器201c分别与图1
的δσadc101b及输出缓冲器201c同样地构成。
40.绝缘初级电路201i具备信号检测器201d、数据调制器201e、驱动器201f、变压器初级线圈201g、信号检测器201i、数据调制器201j、驱动器201k及变压器初级线圈201m。信号检测器201d、数据调制器201e、驱动器201f及变压器初级线圈201g分别与图1的信号检测器101d、数据调制器101e、驱动器101f及变压器初级线圈101g同样地构成。
41.绝缘次级电路202i具备变压器次级线圈202a、放大器202b、解调器202c、缓冲器202d、变压器次级线圈202h、放大器202i、解调器202j、及缓冲器202k。变压器次级线圈202a、放大器202b、解调器202c及缓冲器202d分别与图1的变压器次级线圈102a、放大器102b、解调器102c及缓冲器102d同样地构成。
42.信号次级电路202s具备信号检测器202e、输出控制电路202f、低通滤波电路202g及信号检测器202m。信号检测器202e与图1的信号检测器102e同样地构成。
43.信号初级电路201s的输入级前置放大器及异常检测电路201a，不仅作为输入级前置放大器工作，还判定来自输入端子inp、inn的模拟输入信号是否为过大输入，生成并输出判定信号。过大输入(例如过大电压)的判定例如通过将模拟输入信号的振幅(例如电压)与阈值进行比较来进行。
44.从输入级前置放大器及异常检测电路201a输出的判定信号，经由输出缓冲器201h向绝缘初级电路201i输出。因此，判定信号不经由δσadc201b而向绝缘初级电路201i传输。绝缘初级电路201i从信号检测器201i获取从信号初级电路201s输出的判定信号，并通过数据调制器201j进行调制。数据调制器201j对判定信号进行用于从绝缘初级电路201i向绝缘次级电路202i传输的数据调制。由数据调制器201j调制后的判定信号(被调制判定信号)由驱动器201k向变压器初级线圈201m输出。变压器初级线圈201m将与被调制判定信号对应的磁信号向次级电路202侧传输。
45.次级电路202通过绝缘次级电路202i的变压器次级线圈202h，从变压器初级线圈201m接收磁信号，并转换为电信号。被转换为电信号的被调制判定信号通过放大器202i被放大，并通过解调器202j被解调为判定信号。解调后的判定信号经由缓冲器202k向信号次级电路202s输出。
46.信号次级电路202s通过信号检测器202m获取从绝缘次级电路20202i输出的判定信号。输出控制电路202f输入由信号检测器202m获取的判定信号，在判定信号是对为过大输入这一情况进行表示的信号的情况下，识别为是过大输入。于是，输出控制电路202f控制低通滤波电路202g，从低通滤波电路202g向输出端子outp、outn输出表示过大输入的模拟信号。或者，也可以在次级电路202设置与输出端子outp、outn不同的专用的输出端子，输出控制电路202f从专用的输出端子输出表示过大输入的模拟信号。
47.这样，在图2的结构中，除了经由δσadc201b而传输通常数据的传输路径之外，还设置有将判定信号从信号初级电路201s传输至信号次级电路202s为止的传输路径。判定信号不经由δσadc201b，从而能够以较短的延迟时间将判定信号从信号初级电路201s向信号次级电路202s传输。但是，图2的结构的隔离器需要2个系统的传输路径，因此与图1的结构的隔离器相比，电路面积和消耗电流大幅增加。
48.因此，对于在不大幅增加电路面积及消耗电流的情况下，以比通常数据短的延迟时间传输与通常数据不同的数据的隔离器，在以下的实施方式中进行说明。
49.(第一实施方式)
50.图3是表示第一实施方式的隔离器的结构的图。将图3与图1及图2比较可知，本实施方式的隔离器未设置图2的隔离器这样的2个系统的传输路径，与图1的隔离器相同样地、为1个系统的传输路径成为基本。因此，图3的隔离器的大部分与图1的隔离器同样地构成。
51.即，本实施方式的隔离器是隔着绝缘层而具备位于输入侧的初级电路1和位于输出侧的次级电路2的绝缘放大器。初级电路1具备输入侧的信号初级电路1s和绝缘侧的绝缘初级电路1i。次级电路2具备绝缘侧的绝缘次级电路2i和输出侧的信号次级电路2s。绝缘初级电路1i及绝缘次级电路2i构成绝缘传输电路，经由绝缘层传输来自信号初级电路1s的差动信号。如上所述，在本实施方式中，假定信号初级电路1s、绝缘初级电路1i、绝缘次级电路2i及信号次级电路2s分别由1个芯片构成，但并不限定于此。
52.参照图4～图6的时序图对图3所示的隔离器的结构进行说明。图4是用于说明本实施方式的隔离器的信号初级电路1s和绝缘初级电路1i中的信号传输的时序图。图5是用于说明本实施方式的隔离器的、绝缘初级电路1i和绝缘次级电路2i中的信号传输的时序图。图6是用于说明本实施方式的隔离器的过大输入时的输出的时序图。
53.从电动机等对象设备输出的模拟信号，被输入至隔离器的信号初级电路1s的输入端子inp、inn。来自输入端子inp、inn的模拟输入信号通过输入级前置放大器(input)及异常检测电路1a来判定是否为过大输入。如上所述，负侧的输入端子inn通常被接地，因此输入级前置放大器及异常检测电路1a在从正侧的输入端子inp输入的信号的振幅为过大输入阈值th以下的情况下判定为通常动作，在大于过大输入阈值th的情况下判定为是过大输入(参照图6的inp)。当判定为是通常动作时，输入级前置放大器及异常检测电路1a生成l(低电平)(数字值“0”)作为判定信号s
ffb
并输出，若判定为是过大输入，则生成h(高电平)(数字值“1”)作为判定信号s
ffb
并输出(参照图4～图6的s_ffb)。
54.另外，输入级前置放大器及异常检测电路1a将来自输入端子inp、inn的模拟输入信号放大为规定的增益倍。由输入级前置放大器及异常检测电路1a放大后的模拟输入信号，被输入至δσ(δσ)型模数转换器(δσadc)1b。δσadc1b对模拟输入信号进行δσ调制而数字化为1比特的数据串并输出。δσadc1b的2个输出a、b是数字差动信号，如果一方为h，则另一方为l(h/l)，如果2个输出的一方为l，则另一方为h(l/h)(参照图4～图6的δσout)。从δσadc1b输出的1比特信号被输入至高速反馈处理电路(ffb)1c。
55.ffb1c输入来自输入级前置放大器及异常检测电路1a的判定信号s
ffb
。ffb1c在判定信号s
ffb
为l(表示通常动作)时，将δσadc1b的输出直接原样向输出缓冲器(buf1)1d输出。因此，输出缓冲器1d的2个输出c、d成为h/l或l/h(参照与图4～图6的s_ffb为l的部分对应的buf1out)。
56.另一方面，ffb1c在判定信号s
ffb
为h(表示过大输入)时，按每个时钟交替地输出δσadc1b的通常数据和与δσadc1b的输出不同(不可能是δσadc1b的输出)的特殊数据(特殊信号)。在此，δσadc1b的通常数据的2个输出为h/l或l/h。因此，ffb1c作为即不是h/l也不是l/h的特殊数据，输出l/l或h/h(以下，对特殊数据为l/l的例子进行说明，但也可以代替l/l而为h/h)。其结果，输出缓冲器1d的2个输出c、d按每个时钟交替成为通常数据和特殊数据(参照与图4～图6的s_ffb为h的部分对应的buf1out)。
57.判定信号s
ffb
不经由δσadc1b，而从输入级前置放大器及异常检测电路1a直接输
入至ffb1c，ffb1c在判定信号s
ffb
为h时，在每隔1个时钟的通常数据之间插入特殊数据进行传输。因此，判定为是过大输入时的特殊数据的传输绕过δσadc1b来进行。
58.另外，通常数据以外的数据被用于隔离器中的异常检测。例如，在信号初级电路1s的电源为断开状态的情况下，输出缓冲器1d的2个输出c、d为连续的l/l，信号次级电路2s的信号检测器(sd
s2
)2e的2个输入i、j为l/l。同样地，在绝缘初级电路1i或绝缘次级电路2i成为电源断开状态的情况下也是，信号次级电路2s的信号检测器2e的2个输入i、j成为l/l。
59.因此，在信号次级电路2s接收到最初的l/l作为输入i、j时，输出控制电路2f无法判定是表示信号初级电路1s、绝缘初级电路1i、绝缘次级电路2i中的1个以上的电源成为断开状态这一情况，还是表示信号初级电路1s检测到过大输入这一情况。
60.但是，当在下一个时钟作为输入i、j接收到的是h/l或l/h的情况下，信号次级电路2s能够判定为信号初级电路1s检测到过大输入。另一方面，当在下一个时钟作为输入i、j接收到的继续是l/l的情况下，信号次级电路2s能够判定为信号初级电路1s、绝缘初级电路1i、绝缘次级电路2i中的1个以上的电源成为断开状态。
61.另外，如果使用h/h作为特殊数据，则能够在最初的接收到h/h的时刻判定为，不是信号初级电路1s、绝缘初级电路1i、绝缘次级电路2i中的1个以上的电源成为断开状态(l/l)，而是信号初级电路1s检测到过大输入。
62.这样，ffb1c每隔时间方向上的1个时钟而生成l/l信号(或者h/h信号)，以能够将过大输入与信号初级电路1s、绝缘初级电路1i、绝缘次级电路2i的电源断开状态相区别。将这样的以分时方式(即在时间方向上)复用多个信号并传输的技术(时间方向的信号复用技术)称为时间方向编码(coding)。ffb1c是进行时间方向复用的时间方向复用电路。
63.信号初级电路1s与绝缘初级电路1i的芯片间的信号传输、及绝缘次级电路2i与信号次级电路2s的芯片间的信号传输通过有线进行。另外，绝缘初级电路1i与绝缘次级电路2i的芯片间的信号传输经由变压器而通过无线进行。在芯片间，在为使用了这些有线、无线的任一个的信号传输的情况下都是，在传输通常数据时，使用互补的2个输入及2个输出的差动信号(所谓的差动信号2引脚)，是用于使用时间方向编码的条件。即，这是由于，通过使用h/l或l/h的差动信号作为通常数据，从而能够通过时间方向编码来传输作为特殊数据的l/l或h/h。
64.此外，从消耗电流的观点出发，在芯片内不一定需要以差动信号进行传输，但在芯片内不传输差动信号的情况下，在芯片间接口部中引脚数量增加，并且接口部的消耗电流变大，因此，优选在芯片内也以同一传输路径传输差动信号。
65.时间方向编码一般能够以分时方式传输2种以上的数据di(i表示数据的种类，i＝1，2，
……
)。例如在i＝2的情况下，若将k设为表示动作时钟的编号，则如d1(k)，d2(k+1)，d1(k+2)，d2(k+3)
……
那样，按每个动作时钟交替地传输第一种类的数据d1和第二种类的数据d2。此时，无法通过分时来发送的数据，在此为d2(k)，d1(k+1)，d2(k+2)，d1(k+3)
……
例如直接废弃。
66.在将第一种类的数据d1作为通常数据，例如传输2种数据的情况下，周期性地重复的第二种类的数据d2(k+1)，d2(k+3)、
……
是特殊数据。通过每隔规定周期检测特殊数据，从而能够判别出传输了2种数据。
67.在传输3种以上的数据的情况下也是同样的。将m设为2以上的整数，设上述特殊数
据为m种。此时，时间方向复用电路交替地进行将通常数据转换为数字差动信号并以1个动作时钟进行传输的处理、和以m个动作时钟传输m种特殊数据的处理。m种特殊数据按照规定的顺序传输。在该情况下，由于i＝(m+1)，因此进行d1(k)，d2(k+1)，d3(k+2)，
……
，d(m+1)(k+m)，d1(k+m+1)，d2(k+m+2)
……
这样的顺序下的数据传输。
68.这样，在本实施方式中，在不是过大输入的情况下传输通常数据d1，在需要传输过大输入等2种以上的数据的情况下，通过时间方向编码传输2种以上的数据di(i＝1，2，
……
)。
69.输出缓冲器1d将从ffb1c输入的信号向绝缘初级电路1i输出。
70.绝缘初级电路1i从信号检测器(sd
i1
)1e获取从信号初级电路1s输出的信号。在此，绝缘初级电路1i的2个输入e、f与信号初级电路1s的2个输出c、d相比，延迟芯片间传输所需的时间，但在图5中设为没有延迟而进行了记载。
71.数据调制器(data mod)1f对从信号检测器1e获取的信号进行用于从绝缘初级电路1i向绝缘次级电路2i传输的数据调制。通过数据调制器1f对从信号检测器1e获取的信号进行调制而得到的被调制数据，通过驱动器(drid)1g向变压器初级线圈1h输出。变压器初级线圈1h向次级电路2侧传输与被调制数据对应的磁信号。
72.此外，在从绝缘初级电路1i经由变压器向绝缘次级电路2i进行信号传输的情况下，在信号检测器1e接收到l/l时，如果绝缘初级电路1i不向绝缘次级电路2i发送数据，则绝缘次级电路2i实质上接收到l/l信号。因此，也可以在实际的绝缘次级电路2i中安装当在规定时间内未检测到来自绝缘初级电路1i的信号的情况下解释为接收到l/l信号的接收器。
73.次级电路2通过绝缘次级电路2i的变压器次级线圈2a，接收来自变压器初级线圈1h的磁信号，并转换为电信号。被转换为电信号的被调制数据通过放大器(ampd)2b被放大，并通过解调器(comp/dec)2c被解调为原来的数据。解调后的数据经由缓冲器(bufd)2d被输出至信号次级电路2s。
74.绝缘次级电路2i的2个输出g、h(参照图5及图6的bufdout)为将绝缘初级电路1i的2个输入e、f(参照图5及图6的sd1in)延迟2个时钟量而得到的。即，绝缘次级电路2i在维持时间方向编码的状态下将信号向信号次级电路2s传递。
75.信号次级电路2s通过信号检测器(sd
s2
)2e获取从绝缘次级电路2i输出的数据。输出控制电路2f将从信号检测器2e获取的数据经由数据传输路径向低通滤波电路(lpf)2g输出。另外，通过与该数据传输路径不同的信号传输路径(通知线)，输出控制电路2f和lpf2g被连接。
76.输出控制电路2f判定从信号检测器2e获取的数据是h/l或l/h的通常数据及成为l/l的特殊数据中的哪一种数据。在判定为是通常数据的情况下，输出控制电路2f经由通知线向lpf2g通知表示是通常数据这一情况的判定结果。
77.另一方面，输出控制电路2f在判定为从信号检测器2e获取的数据是特殊数据(l/l)的情况下，进一步进行在下一个时钟获取的数据的判定。即，输出控制电路2f当在下一个时钟获取的数据为h/l或l/h的情况下判定为是过大输入，在为l/l的情况下判定为是除此以外的异常状态(信号初级电路1s、绝缘初级电路1i、绝缘次级电路2i中的1个以上的电源为断开状态)。这样，检测到特殊数据的情况下的输出控制电路2f进行的过大输入的判定使
用连续的2个时钟的数据。
78.输出控制电路2f在判定为是过大输入的情况下，经由通知线向lpf2g发送对是过大输入这一情况进行表示的判定结果。
79.lpf2g将从输出控制电路2f经由数据传输路径接收到的数据(1比特的数据串)模拟化并施加规定的低通滤波器。lpf2g在从输出控制电路2f接收到对是通常数据这一情况进行表示的判定结果的情况下，将通过低通滤波器后的模拟信号作为正(+)的信号从输出端子outp输出，作为负(+)的信号从输出端子outn输出。从输出端子outp输出的信号与从输出端子outn输出的信号，仅信号的正负不同而输出相同的同相电压。
80.lpf2g在从输出控制电路2f接收到对是过大输入这一情况进行表示的判定结果的情况下，使从输出端子outp、outn输出的信号的同相电压同时移位例如适当的+电压(参照图6的outp及outn)。
81.在图6所示的时序图中，示出了在lpf2g接收到l/l之后接收到h/l或者l/h时，在检测到所接收到的h/l或者l/h的上升的时刻使同相信号移位的例子。但是，根据lpf2g的设计，也存在着在接收到h/l或l/h之后，同相信号的移位由于设计的电路的信号处理延迟而进一步延迟1个时钟的情况。另外，基于lpf2g的同相电压的移位一般作为基于规定的时间常数的电压的上升而进行，但在图6中，图示了不考虑时间常数的陡峭的上升的例子。另外，图6中的针对输出端子outp的信号所表示的阈值th’是与输入端子inp的信号的过大输入阈值th对应的值。
82.根据第一实施方式，通过进行时间方向编码，从而能够在不在隔离器内设置特殊数据专用的传输路径的情况下传输通常数据以外的特殊数据。由此，能够抑制隔离器的电路面积及消耗电流的大幅增加。
83.此时，在输入级前置放大器及异常检测电路1a检测到过大输入的情况下，不经由δσadc1b，而将判定信号s
ffb
向ffb1c传输，因此能够以较短的延迟时间传输对是过大输入这一情况进行表示的数据。
84.另外，在检测到过大输入的情况下，使从lpf2g输出的同相信号移位，因此能够从输出端子outp、outn输出对是过大输入这一情况进行表示的信号，不需要另外设置专用的输出端子。
85.(第二实施方式)
86.图7涉及第二实施方式，是用于说明在通过时间方向编码对δσadc1b的输出进行间隔剔除时，降低在δσadc1b的输出中包含的偏向高频侧的量化噪声向低频侧折返的技术的图。在第二实施方式中，对与第一实施方式相同的部分标注相同的附图标记并省略说明，主要对不同点进行说明。
87.δσadc1b是通过对模拟信号进行过采样并进行δσ调制而进行量化，从而转换为与模拟信号的振幅对应的脉冲串并输出的电路。由于通过δσ调制使量化噪声偏向高频侧，所以通过施加低通滤波器，能够良好地除去量化噪声。
88.但是，在第一实施方式中，在检测出过大输入的情况下，ffb1c每隔1个时钟插入特殊数据，因此从δσadc1b输出的通常数据成为每隔1个时钟被间隔剔除后的数据。于是，通常数据的频率成为一半，高频侧的量化噪声向低频侧折返，与接近直流(dc)的低频侧的信号频带重叠。间隔剔除后的通常数据经由绝缘层传输之后，例如通过0插入和滤波处理(适
当地称为拉伸处理)以原来的频率继续2个时钟地输出相同的数据，从而进行数据的拉伸。但是，即使在数据拉伸后施加了低通滤波器，也无法去除在低频侧的信号频带中被折返的量化噪声，信噪比(snr)大幅降低。向δσadc1b的输入信号的变化缓慢，且snr大幅降低是同样的(也参照后述的图14)。
89.但是，snr大幅降低是在向δσadc1b的输入信号处于adc范围内的情况下，即，在从δσadc1b输出的数据中包含h/l和l/h这两者的情况。与此相对，在向δσadc1b的输入信号为adc范围外的情况下，从δσadc1b输出的数据是全部h/l连续，或者是全部l/h连续。因此，在从δσadc1b输出的数据中不产生量化误差，即使每隔1个时钟进行间隔剔除，量化噪声也不会折返并叠加。进而，若经由绝缘层传输数据后进行拉伸，则从δσadc1b输出的数据直接被复原，结果，结果不会受到间隔剔除的影响。因此，即使向δσadc1b输入的输入信号处于adc范围内，在输入级前置放大器及异常检测电路1a被设定为检测过大输入的情况下，该第二实施方式(及后述的第三实施方式)进行的降低量化噪声的技术也是有效的。
90.以下，将δσadc1b的输出信号记载为δσ(k)，将对δσ(k)每隔1个进行间隔剔除后的信号记载为δσ
dcm
(2j+1)。在此，k表示时钟的编号，k＝(2j+1)(在此，j为整数)。并且，δσ(k)是对处于adc范围内的输入信号进行转换而得到的信号，而且是如图7中的曲线图g1所示那样、标注阴影线而表示的量化噪声偏向信号频带的高频侧的信号。另外，在各曲线图g1、g3～g6、g8中，横轴表示频率，纵轴表示电力的相对值，不对信号和噪声的值进行加法运算，而将信号和噪声排列(以在跟前侧看到噪声的方式)记载。另外，在曲线图g2、g7中，横轴表示频率，纵轴表示通过特性(相对的通过率)。
91.参照图7，对减少已偏向高频侧的量化噪声由于间隔剔除而折返的技术进行说明。
92.δσadc1b将模拟的输入信号以20mbps(信号分量为10mhz以下)进行过采样，进行δσ调制并量化，例如以10mhz的频率输出1比特的脉冲串的信号δσ(k)。
93.本实施方式的ffb1c具备作为噪声抑制滤波器的低通滤波电路(lpf)11、间隔剔除电路12及量化器13。
94.来自δσadc1b的信号δσ(k)被输入至ffb1c的lpf11。lpf11的带通特性是如曲线图g2所示那样通过的信号从低频侧朝向高频侧而衰减的特性。作为实现这样的特性的lpf11，例如可以是进行移动平均等简易的处理的电路结构。但是，由于移动平均在lpf11的电路内进行加法运算、减法运算等，因此若将n设为比1大的整数，则从lpf11输出的信号的比特数为n比特。
95.从lpf11输出的信号的频谱是在曲线图g1中偏向高频侧的量化噪声如曲线图g3所示那样被降低后的频谱。
96.间隔剔除电路12每隔1比特输出从lpf11输出的信号，未输出的比特被丢弃，由此进行间隔剔除为1/2的处理。通过该间隔剔除处理，在信号δσ
dcm
(2j+1)的高频域中残留的量化噪声如曲线图g4所示那样折返，但通过lpf11后的量化噪声的剩余量交小，因此与没有lpf11的情况相比，snr不会大幅降低。
97.量化器13对从间隔剔除电路12输出的例如5mhz的频率的n比特信号进行量化，转换为10mbps(信号分量为5mhz以下)的1比特的数据串的信号。将由量化器13转换后的1比特信号记载为δσ
rqdcm
(2j+1)。在此，通过量化器13再次返回到1比特信号是由于，如果在保持n比特不变的状态下进行芯片间传输，则需要n比特量的接口，并且消耗电流增加。
98.从量化器13输出的信号的频谱如曲线图g5所示，成为对曲线图g4所示的间隔剔除后的频谱加上了频率上平坦的量化噪声而得到的频谱。因此，从量化器13输出的信号的snr低于从间隔剔除电路12输出的信号的snr。但是，与不通过lpf11而将来自δσadc1b的输出信号直接原样用间隔剔除电路12进行间隔剔除的情况相比，能够将snr维持得较高。
99.另外，在图7中，在前级配置间隔剔除电路12，在后级配置量化器13，但也可以使顺序相反，在前级配置量化器13，在后级配置间隔剔除电路12。
100.如在第一实施方式中叙述的那样，芯片间的数据传输通过如下信号进行，该信号是将对是过大输入这一情况进行表示的特殊数据的l/l(例如5mhz)和从量化器13输出的1比特的数据串的通常数据(例如5mhz)例如按照10mhz的每1个时钟交替排列而成的信号。
101.在芯片间传输的5mhz的信号δσ
rqdcm
(2j+1)例如通过设置于输出控制电路2f内的拉伸电路21，进行上述的0插入和基于滤波处理的拉伸处理。这里的拉伸处理具体而言是与10mhz的时钟同步地每2个时钟输出相同的比特值的信号例如“0”的处理。拉伸处理后的信号的采样频率返回到与来自δσadc1b的输出信号的频率相同的20mhz，记载为δσ
rq
(j)。通过该拉伸处理，如曲线图g6所示那样，高频侧的量化噪声被拉伸，峰值变低。
102.从拉伸电路21输出的1比特信号通过lpf2g以20mhz的动作时钟进行低通滤波处理。lpf2g的带通特性例如是如曲线图g7所示那样仅使接近于直流(dc)的低频侧的信号频带的信号通过，并将比信号频带更高频侧的频带的信号大致切断的特性。
103.通过这样的特性的lpf2g进行了低通滤波处理的多比特的信号，如曲线图g8所示那样，信号频带中的量化噪声残存，但除此以外的量化噪声几乎被抑制。该处理结果与不通过lpf11而将来自δσadc1b的输出信号直接通过间隔剔除电路12进行间隔剔除的情况相比，snr较高。
104.图8是表示本实施方式的高速反馈处理电路(ffb)1c的结构例的图。
105.lpf11具备加法器11a、延迟元件11b和1/2倍元件11c。延迟元件11b配置于从从δσadc1b向加法器11a的传输路径分支出的分支路径。延迟元件11b的输出被输入至加法器11a。1/2倍元件11c在加法器11a的后级与加法器11a串联排列。
106.从δσadc1b输出的1比特的信号δσ(k)被输入至加法器11a和延迟元件11b。延迟元件11b将所输入的信号延迟1个时钟而输出。因此，加法器11a输出将当前时钟的信号δσ(k)与当前时钟的前1时钟的信号δσ(k-1)相加而得到的2比特的信号{δσ(k)+δσ(k-1)}。1/2倍元件11c通过比特移位将从加法器11a输出的加法信号{δσ(k)+δσ(k-1)}进行1/2倍。即，图8所示的lpf11成为进行基于移动平均的低通滤波处理的结构例。
107.从lpf11的1/2倍元件11c输出的20mbps的2比特信号被输入至间隔剔除电路12，经由与10mhz的时钟同步地接通/断开的开关12a，从而每隔1个被间隔剔除，成为10mbps的2比特信号。
108.从间隔剔除电路12输出的2比特的数据串被输入至构成为1比特量化器的量化器13，被量化为1比特的信号δσ
rqdcm
(2j+1)。ffb1c之后将信号δσ
rqdcm
(2j+1)与l/l交替地传输。
109.根据第二实施方式，起到与上述的第一实施方式大致相同的效果，并且在间隔剔除电路12之前设置lpf11，从而能够减少间隔剔除后的量化噪声，能够抑制被传输的数据的品质降低。
110.(第三实施方式)
111.图9涉及第三实施方式，是用于说明在通过时间方向编码对δσadc1b的输出进行间隔剔除时，进一步降低在δσadc1b的输出中包含的偏向高频侧的量化噪声向低频侧折返的技术的图。在第三实施方式中，对与第一、第二实施方式相同的部分标注相同的附图标记并省略说明，主要对不同点进行说明。
112.图9所示的结构是将图7所示的结构中的ffb1c的量化器13替换为噪声整形电路14的结构。
113.噪声整形电路14在后面参照图10以后进行具体说明，但与δσ调制同样地，是通过进行将所输入的n比特信号量化为1比特信号时的余数(量化误差)与接下来输入的信号相加的处理，从而使量化噪声偏向高频侧的电路。
114.从图7的量化器13输出的信号的频谱如曲线图g5所示那样，为加上了在频率上平坦的量化噪声而得到的频谱。与此相对，从图9的噪声整形电路14输出的信号的频谱如曲线图g5’所示那样，量化噪声向高频侧的偏向率变高。由此，曲线图g5’所示的低频侧的信号频带中的量化噪声与图7的曲线图g5相比被减少。
115.其结果，从拉伸电路21输出的1比特信号如曲线图g6
′
所示那样，低频侧的信号频带中的量化噪声与图7的曲线图g6相比被减少。因此，通过lpf2g进行了低通滤波处理的信号如曲线图g8’所示那样，量化噪声与图7的曲线g8相比进一步降低，snr变高。
116.图10是表示本实施方式的高速反馈处理电路(ffb)1c的第一结构例的图。
117.在ffb1c内，在间隔剔除电路12的后级配置的噪声整形电路14具备加法器14a、减法器14b、量化器14c及延迟元件14d。向噪声整形电路14的输入与加法器14a连接。加法器14a的输出与减法器14b和量化器14c连接。量化器14c向ffb1c的外部输出信号，并且向减法器14b输出信号。减法器14b从加法器14a的输出中减去量化器14c的输出，并输出至延迟元件14d。延迟元件14d与加法器14a连接。
118.通过这样的电路结构，从间隔剔除电路12输入的2比特信号经由加法器14a被输入至量化器14c和减法器14b。量化器14c对2比特信号进行比特移位，量化为1比特的信号。减法器14b从由量化器14c量化前的信号中减去由量化器14c量化后的信号。由此，减法器14b将基于量化器14c的量化的余数(量化误差)输出至延迟元件14d。延迟元件14d使从减法器14b输入的量化误差延迟1个时钟后输出至加法器14a。加法器14a将从延迟元件14d输入的前1个时钟的量化误差与从间隔剔除电路12新输入的信号相加并输出。
119.这样，由量化器14c产生的量化误差由减法器14b计算出并被反馈，由此与δσ调制的原理同样地进行整形处理，量化噪声偏向高频侧，在低频侧变小。
120.此外，图10所示的结构是进行1阶噪声整形的例子，但也可以构成为进行高阶噪声整形，使量化噪声更大幅地偏向高频侧，进一步减少信号频带的量化噪声。
121.图11是表示本实施方式的高速反馈处理电路(ffb)1c的第二结构例的图。图11是将图10的电路结构作为原型对电路拓扑进行了变形而得到的电路。
122.图11的ffb1c具备lpf间隔剔除电路15和噪声整形电路14。lpf间隔剔除电路15是将图10中纵列连接的lpf11和间隔剔除电路12汇总为1个而得到的电路。在图11中，对与图10相同的电路要素标注相同的附图标记。
123.lpf间隔剔除电路15具备加法器11a、延迟元件11b、1/2倍元件11c、开关12a及减法
器15a。从δσadc1b向lpf间隔剔除电路15的输入与加法器11a连接。加法器11a的输出经由端子a而与开关12a和减法器15a连接。开关12a按每个时钟切换接通/断开。开关12a的输出经由端子b与1/2倍元件11c和减法器15a连接。减法器15a从经由端子a的输入减去经由端子b的输入。减法器15a的输出经由端子c向延迟元件11b输出。延迟元件11b将输入延迟1个时钟后输出。延迟元件11b的输出经由端子d而与加法器11a连接。加法器11a将来自δσadc1b的输入与经由端子d的输入相加。1/2倍元件11c通过比特移位使经由端子b的输入为1/2倍。
124.关于这样的结构的lpf间隔剔除电路15的动作，在下面进行说明。另外，为了简化标记，在图11的lpf间隔剔除电路15的动作说明中，将δσadc1b的输出信号δσ(k)记载为δσ(k)＝ak。时钟编号k是k＝1、2、3、4、
……
。另外，用ak、bk、ck、dk表示端子a、b、c、d的时钟编号k中的信号值。
125.在k＝1时，开关12a打开，端子b的值为0(b1＝0)，端子d的值为0(d1＝0)。由于d1＝0，所以从δσadc1b被输入了a1的端子a的值为a1(a1＝a1)。由于a1＝a1、b1＝0，所以端子c的值为a1(c1＝a1)。由于b1＝0，所以1/2倍元件11c的输出为0。
126.在k＝2时，开关12a闭合，端子a的值和端子b的值相等(a2＝b2)，a2＝b2，所以端子c的值为0(c2＝0)。由于端子d的值是1个时钟之前的c1(＝a1)，所以d2＝a1。从δσadc1b被输入了a2的端子a的值为a2＝(a1+a2)，端子b的值也为与a2相同的b2＝(a1+a2)。由于b2＝(a1+a2)，所以1/2倍元件11c的输出为(a1+a2)/2。
127.在k＝3时，开关12a再次打开。此时，端子b的值被设置为0(b3＝0)。由于端子d的值是1个时钟之前的c2(＝0)，所以d3＝0。从δσadc1b被输入了a3的端子a的值为a3＝a3。端子c的值为c3＝a3-b3＝a3。由于b3＝0，所以1/2倍元件11c的输出为0。
128.在k＝4时，开关12a再次闭合。此时，端子a的值和端子b的值相等(a4＝b4)，a4＝b4，所以端子c的值为0(c4＝0)。由于端子d的值是1个时钟之前的c3(＝a3)，所以d4＝a3。从δσadc1b被输入了a4的端子a的值为a4＝(a3+a4)，端子b的值也为与a4相同的b4＝(a3+a4)。由于b4＝(a3+a4)，所以1/2倍元件11c的输出为(a3+a4)/2。
129.之后也同样地进行上述动作，由此lpf间隔剔除电路15对δσadc1b的连续的2个时钟的输出平均值每隔1个地进行间隔剔除，并输出至噪声整形电路14。因此，图11的lpf间隔剔除电路15与将图10的lpf11和间隔剔除电路12组合而得到的电路等效。
130.图12是表示本实施方式的高速反馈处理电路(ffb)1c的第三结构例的图。图12是进一步对图11的电路拓扑进行变形而得到的电路。
131.图12的ffb1c具备lpf间隔剔除噪声整形电路16。lpf间隔剔除噪声整形电路16是将图11中纵列连接的lpf间隔剔除电路15和噪声整形电路14汇总为1个而得到的电路。在图12中，对与图10及图11相同的电路要素标注相同的附图标记。
132.lpf间隔剔除噪声整形电路16具备加法器11a、延迟元件11b、1/2倍元件11c、开关12a、量化器14c’及减法器15a。从δσadc1b向lpf间隔剔除噪声整形电路16的输入与加法器11a连接。加法器11a的输出经由端子a而与开关12a和减法器15a连接。开关12a按每个时钟切换接通/断开。开关12a的输出与量化器14c’连接。量化器14c’例如将右移位及左移位组合来进行移位，从而将低位比特的值设为0来对信号进行量化。这里，量化的信号保持2比特不变。量化器14c’经由端子b’与1/2倍元件11c和减法器15a连接。减法器15a从经由端子a的输入减去经由端子b’的输入。从端子a输入量化前的信号，从端子b’输入量化后的信号，
因此减法器15a计算量化的余数(量化误差)并输出。减法器15a的输出经由端子c向延迟元件11b输出。延迟元件11b将输入延迟1个时钟并输出。延迟元件11b的输出经由端子d与加法器11a连接。加法器11a将来自δσadc1b的输入与经由端子d的输入相加。因此，减法器15a输出的量化误差通过加法器11a与下一个时钟的输入信号相加。1/2倍元件11c通过比特移位使经由端子b’的输入成为1/2倍，并作为1比特信号输出。
133.图12的结构的lpf间隔剔除噪声整形电路16的动作以图11的动作为基准，因此简单进行说明。在图12的说明中，也记载为δσ(k)＝ak。
134.若在k＝1时开关12a打开，则输入至加法器11a的a1被延迟元件11b保持，1/2倍元件11c的输出为0。
135.若在k＝2时闭合开关12a，则输入至加法器11a的a2和来自延迟元件11b的a1被相加，通过量化器14c’进行量化后，通过1/2倍元件11c进行比特移位(平均化)后输出。另外，通过减法器15a计算从量化前的(a1+a2)减去量化后的(a1+a2)后的量化误差，并保持于延迟元件11b。
136.若在k＝3时开关12a打开，则输入至加法器11a的a3被延迟元件11b保持，1/2倍元件11c的输出为0。
137.若在k＝4时闭合开关12a，则输入至加法器11a的a4与来自延迟元件11b的a3被相加，通过量化器14c’进行量化后，通过1/2倍元件11c进行比特移位(平均化)后输出。另外，通过减法器15a计算从量化前的(a3+a4)减去量化后的(a3+a4)后的量化误差，并保持于延迟元件11b。
138.这样，在量化器14c’中产生的量化误差由减法器15a来计算并被反馈，由此与δσ调制的原理同样地进行整形处理，量化噪声偏向高频侧，在低频侧变小。
139.图13是表示图12的高速反馈处理电路(ffb)1c的基于逻辑单元的结构例的图。
140.输入级前置放大器及异常检测电路1a具备电压检测器1a-1。
141.电压检测器1a-1进行模拟输入信号的过大输入判定，在检测到过大输入的情况下生成1作为判定信号s
ffb
并输出至锁存器31，在未检测到过大输入的情况下生成0作为判定信号s
ffb
并输出至锁存器31。
142.来自电压检测器1a-1的判定信号和内部时钟(动作时钟)被输入至锁存器31。锁存器31将判定信号与内部时钟同步地输出至二分频器32、三输入与门44、与门(and门)45和选择器48。此外，内部时钟也被输入至δσadc1b、lpf间隔剔除噪声整形电路16内的锁存器46及锁存器47、和二分频器32。
143.二分频器32在来自锁存器31的判定信号为1的情况下，将内部时钟的频率变为1/2倍并输出。另外，在来自锁存器31的判定信号为0的情况下，二分频器32始终被复位并输出0。
144.选择器48例如由多路复用器构成，在来自锁存器31的判定信号为0的情况下将来自δσadc1b的输入直接原样输出，在来自锁存器31的判定信号为1的情况下，输出由lpf间隔剔除噪声整形电路16进行了噪声整形后的信号。
145.差动输出放大器34将来自选择器48的单端输入转换为数字差动信号并输出。差动输出放大器34在来自选择器48的输出为1的情况下输出1/0(h/l)，在为0的情况下输出0/1(l/h)。
146.选择器33例如由多路复用器构成，在二分频器32的输出为0的情况下(不是过大输入的情况下)，将由差动输出放大器34转换为数字差动信号的δσadc1b的信号直接原样输出。
147.另外，选择器33在二分频器32的输出为二分频时钟的情况下(过大输入的情况下)，将来自差动输出放大器34的输出和0，0交替地输出。即，选择器33在二分频器32的输出为1(h)时输出0，0(上述的特殊数据的l/l信号)，在二分频器32的输出为0(l)时输出来自差动输出放大器34的再噪声整形后的(即，通过δσadc1b进行了噪声整形后，进一步通过噪声整形电路16进行了噪声整形后的)数据信号。
148.lpf间隔剔除噪声整形电路16具备与门41、异或门(xor门)42、异或门43、三输入与门44、与门45、锁存器46和锁存器47。
149.δσadc1b的输出被输入至选择器48、与门41和异或门42。与门41的输出被输入至异或门43。异或门43的输出被输入至选择器48和三输入与门44。三输入与门44的输出被作为延迟元件11b发挥功能的锁存器46延迟1个时钟后，被输出至异或门43。异或门42的输出被输入至与门45。与门45的输出被作为延迟元件11b发挥功能的锁存器47延迟1个时钟后，被输出至与门41及异或门42。
150.与门41对使来自δσadc1b的1比特输入成为2比特时的高位比特进行处理。异或门42对使来自δσadc1b的1比特输入成为2比特时的低位比特进行处理。
151.与门41在来自δσadc1b的输入为1、且前1个时钟的与门45的输出为1的情况下输出1，在除此以外的情况下输出0。异或门42在来自δσadc1b的输入和前1个时钟的与门45的输出中的任一方为1的情况下输出1，在除此以外的情况下输出0。
152.即，表示(上位比特，下位比特)的(与门41输出，异或门42输出)，在来自δσadc1b的输入为0的情况下，如果前1个时钟的与门45的输出为0，则为(0，0)，如果前1个时钟的与门45的输出为1，则为(0，1)。
153.另外，(与门41输出，异或门42输出)在来自δσadc1b的输入为1的情况下，如果前1个时钟的与门45的输出为0，则为(0，1)，如果前1个时钟的与门45的输出为1，则为(1，0)。
154.前1个时钟的与门45的输出如后面说明的那样，是量化误差，因此可知，与门41及异或门42作为将来自δσadc1b的1比特输入2比特化并将被反馈的量化误差相加的加法器11a发挥功能。
155.异或门43作为量化器14c’及1/2倍元件11c发挥功能，在与门41的输出和前1个时钟的锁存器46的输出中的任一方为1的情况下输出1，在除此以外的情况下输出0。对2比特信号中的高位比特进行处理的异或门43与选择器48连接，低位比特不与选择器48连接，从而作为1/2倍元件11c发挥功能。
156.三输入与门44在来自异或门43的输入为1、来自锁存器31的判定信号为1、且二分频器32的输出为1的情况下输出1，在除此以外的情况下输出0。向对lpf间隔剔除噪声整形电路16的高位比特进行处理的三输入与门44输入二分频器32的二分频时钟是为了在噪声整形时进行减法运算。三输入与门44在检测出过大输入(来自锁存器31的判定信号为1)时，以内部时钟中的2个时钟为1次的比例进行输出来自异或门43的输入这一处理。
157.与门45在来自异或门42的输入为1且来自锁存器31的判定信号为1的情况下输出1，在除此以外的情况下输出0。因此，在与门45检测到过大输入(来自锁存器31的判定信号
为1)时，输出来自异或门42的输入(即，加法器11a输出的低位比特)。异或门42的输出是对δσadc1b的输出加上从锁存器47反馈的前1个时钟的量化误差而得到的2比特信号的低位比特。因此，异或门42的输出成为当前时钟中的量化误差。在这样的结构中，量化误差被反馈到由与门41及异或门42构成的加法器11a。
158.图14是表示无间隔剔除(14a)、单纯间隔剔除(14b)、第二实施方式的图8的结构(14c)、第三实施方式的图9的结构(14d)的模拟结果的曲线图。图14的横轴表示时钟编号(时间)，纵轴表示相对的信号振幅(将信号振幅的最大值标准化为1)。
159.在得到图14的模拟结果时，将δσadc设为1次δσadc，将图9的最终级lpf设为2次cic(cascaded integrator comb：级联积分梳状)滤波器。另外，图14的模拟结果是将随着时间前进而频率逐渐变高的图信号(考虑了规定频带内的频率特性的信号)作为输入信号时的例子。因此，时钟编号小的部分表示接近于直流(dc)的低频部分的结果，时钟编号大的部分表示更高的频率部分的结果。
160.图14b示出了未设置有在图7及图8所示的ffb1b的结构中设置的lpf11及量化器13时的、基于简单间隔剔除的模拟结果。观察图14b可知，特别是在接近于dc的低频部分，与图14a的无间隔剔除相比，snr大幅降低。即，每隔1个时钟被进行单纯间隔剔除的δσadc1b输出，由于在将被lpf2g进行了间隔剔除后的时钟的数据用前时钟的数据进行了置换后生成向输出端子outp、outn的输出，因此在输入信号的变化缓慢的接近于dc的低频部分，在信号中产生特别大的失真。
161.可知使用了图14c所示的图8的ffb1c的情况下的模拟结果也与图14b同样地，在接近于dc的低频部分，与图14a的无间隔剔除相比，无法抑制snr大幅降低。
162.另一方面，使用图14d所示的图9的ffb1c的情况下的模拟结果是，可知从低频部分一直到高频部分，snr比图14b及图14c高。
163.根据第三实施方式，起到与上述的第二实施方式大致同样的效果，并且由于将第二实施方式中的量化器13置换为噪声整形电路14，因此使量化噪声进一步偏向高频侧，减少信号频带的量化噪声。由此，能够将信号精度的劣化抑制得更小。
164.对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围或主旨内，并且包含在权利要求书所记载的发明及其等同的范围内。