一种LDMOS性能优化的自适应衬底电压调节电路

一种ldmos性能优化的自适应衬底电压调节电路
技术领域
1.本发明涉及电子技术领域，具体是涉及一种ldmos性能优化的自适应衬底电压调节电路。


背景技术：

2.ldmos(即横向扩散场效应晶体管)具有高增益、高跨导、高输出功率、高线性度以及易于与cmos集成等优点，广泛应用于无线通讯基站功率放大器、雷达发射机功率放大器等。它具有两种形式：全耗尽和非全耗尽，当前，非全耗尽技术(沟道长度从130nm到45nm)是射频集成电路的主流技术。尽管非全耗尽ldmos具有更高的驱动电流和射频特性，但由于漂移区部分耗尽，弱化了漂移区的resurf效应，因此击穿电压较低。通过线性变掺杂(variation of lateral doping，vld)、变厚度(variation of lateral thickness，vlt)和场板(field plate，fp)等技术可以使得漂移区完全耗尽，提高击穿电压，但也会牺牲器件的开态性能，比如导通电阻、跨导等，进而也会恶化器件的射频性能、开关性能等。因此如何在提高击穿电压的同时保持良好的开态性能，是专家学者研究的热点之一。
3.r.sithanandam等人在文献“linearity and speed optimization in soi ldmos using gate engineering”中提出了一种双材料栅ldmos结构，如图2所示，它在栅极氧化层中引入三个台阶场板。第一个栅场板11采用p+poly，其他两个栅场板12采用n+poly。由于漂移区增加了新的电场峰值，均匀了电场，提升了击穿电压。栅场板采用两种材料，其功函数的差异导致表面电位的变化，增加了漂移区浓度，因此开态性能得到优化。但是该结构引入了三个台阶栅场板，增加了工艺复杂性和器件成本。
4.j.luo等人在文献“a high performance rf ldmosfet in thin film soi technology with step drift profile”中提出了一种漂移区阶梯掺杂ldmos结构，如图3所示，它在作为漂移区的半导体区域3中通过不同的窗口进行了多次离子注入，从而形成了阶梯掺杂的漂移区。漂移区的电场引入新的峰值，击穿电压提升；又由于阶梯掺杂的浓度逐渐提高，优化了漂移区浓度，即优化了开态性能。但是该结构阶梯漂移区掺杂的实现增加了掩模版和离子注入，极大增加了工艺的复杂度和成本。


技术实现要素：

5.为解决上述技术问题，本发明提供了一种ldmos性能优化的自适应衬底电压调节电路，在击穿电压提高的同时保证器件的开态性能良好，改善了两者的折衷关系。
6.一种ldmos性能优化的自适应衬底电压调节电路，包括ldmos和外围电路，其中，
7.所述ldmos的沟道区和漂移区非全耗尽；
8.所述外围电路包括一个电压比较器和一个单输入双输出直流稳压电源转换器；
9.所述单输入双输出直流稳压电源转换器的正电源输出端与电压比较器的反相输入端相连；
10.所述单输入双输出直流稳压电源转换器的负电源输出端与电压比较器的低电平
端相连；
11.所述ldmos的栅极与电压比较器的同相输入端相连；
12.所述ldmos的衬底与电压比较器的输出端相连；
13.所述电压比较器的高电平端接地；
14.所述单输入双输出直流稳压电源转换器的正输出电源电压不大于ldmos的阈值电压；
15.所述单输入双输出直流稳压电源转换器的负输出电源电压等于ldmos的最优衬底电压。
16.进一步的，ldmos处于开态时，衬底电压为电压比较器的高电平端电压，即地压(0v)。
17.ldmos处于关态时，衬底电压为电压比较器的低电平端电压，即ldmos的最优衬底电压。
18.进一步的，所述的最优衬底电压v
sb*
是负值，它由ldmos的漂移区浓度、漂移区长度、外延层厚度以及埋氧层厚度等决定，其值如下：
[0019][0020]
其中，t
s
和t
i
是外延层和埋氧层的厚度，ε
s
和ε
i
是外延层和埋氧层的介电常数，e
c
是临界电场，l
d
是漂移区长度，q是电荷量，n
d
是漂移区浓度。
[0021]
本发明所述的有益效果为：本发明所述的一种ldmos性能优化的自适应衬底电压调节电路，关态时，ldmos的衬底施加负电压，改善了漂移区的耗尽，提高了击穿电压和fom值，此外，还降低了泄露电流；开态时，ldmos的衬底电压接地，即撤去了关态时的负电压，开态性能不因负电压的影响而恶化，因此改善了关态和开态性能的折衷关系。此外，采用常规的cmos工艺就可以实现该技术，无需增加额外掩模版和工艺流程，制备简单，成本低廉。
附图说明
[0022]
为了使本发明的内容更容易被清楚地理解，下面根据具体实施例并结合附图，对本发明作进一步详细的说明。
[0023]
图1是依据本发明的原理示意图；
[0024]
图2是现有技术中双材料栅ldmos结构示意图；
[0025]
图3是现有技术中漂移区阶梯掺杂ldmos结构示意图；
[0026]
图4是单输入双输出直流稳压电源转换器的电路案例图；
[0027]
图5是未施加衬底电压，ldmos的关态和开态电流
‑
电压曲线；
[0028]
图6是施加负的衬底电压，ldmos的关态和开态电流
‑
电压曲线；
[0029]
图7是采用本发明实施例，ldmos的关态和开态电流
‑
电压曲线。
[0030]
其中，1
‑
半导体衬底，2
‑
埋氧层，3
‑
半导体区域，4
‑
半导体漏区，5
‑
半导体体区，6
‑
半导体源区，7
‑
栅氧化层，8
‑
漏极金属，9
‑
源极金属，10
‑
栅极，11
‑
第一个栅场板，12
‑
第二个栅场板，13
‑
第三个栅场板。
具体实施方式
[0031]
如图1所示，本发明所述的一种ldmos性能优化的自适应衬底电压调节电路的原理示意图，其包括一个常规的ldmos和外围电路(虚框内)，其中，
[0032]
所述常规ldmos的沟道区和漂移区非全耗尽；
[0033]
所述外围电路包括一个电压比较器和一个单输入双输出直流稳压电源转换器。本发明所述的单输入双输出直流稳压电源能实现一个双路输出的集成稳压电源，其中一路为可调正电压，一路为可调节负电压。图4给出了单输入双输出直流稳压电源转换器的一个实施案例。它主要由一个直流电源、一个运算放大器、一个三端可调正稳压器、一个三端可调负稳压器、电阻、电容以及二极管实现。该实施例输出的正电源电压不小于横向扩散场效应晶体管的阈值电压，输出的负电压为ldmos的最优衬底电压。
[0034]
所述单输入双输出直流稳压电源转换器的正电源输出端与电压比较器的反相输入端相连；
[0035]
所述单输入双输出直流稳压电源转换器的负电源输出端与电压比较器的低电平端相连；
[0036]
所述横向扩散场效应晶体管的栅极与电压比较器的同相输入端相连；
[0037]
所述横向扩散场效应晶体管的衬底与电压比较器的输出端相连；
[0038]
所述电压比较器的高电平端接地。
[0039]
图1中右边的结构为常规ldmos的二维结构示意图，它由半导体衬底1，埋氧层2，外延层，外延层包括作为漂移区的半导体区域3、半导体漏区4、半导体体区5和半导体源区6，栅氧化层7，漏极金属8，源极金属9和栅极10组成。
[0040]
本实施例中ldmos的自适应衬底电压调节过程如下：
[0041]
情况1：所述ldmos关断，也就是其栅极电压小于单输入双输出直流稳压电源转换器所输出的正电源电压vout+时，电压比较器输出低电平。由于电压比较器的低电平与单输入双输出直流稳压电源转换器的负电源输出端相连，因此此时ldmos的衬底接负电压。
[0042]
情况2：所述ldmos开启，也就是其栅极电压大于单输入双输出直流稳压电源转换器所输出的正电源电压vout+时，电压比较器输出高电平。由于电压比较器的高电平接地，因此此时ldmos的衬底接地。
[0043]
为了验证本发明实施例的有益效果，图5
‑
图7给出了三种情况下ldmos的关态和开态电流
‑
电压曲线：(1)未施加衬底电压；(2)施加负的衬底电压；(3)采用本发明实施例。这三种情况的漂移区浓度为1.8
×
10
17
cm
‑3，漂移区长度为5μm，顶层硅和埋氧层厚度均为0.2μm。
[0044]
从图5中可以看出，未施加衬底电压的ldmos的关态击穿电压较低，为23.74v；而施加负的衬底电压时，其关态击穿电压得以提升，如图6所示，击穿电压为50.19v，提高了111％。这是因为未施加衬底电压时，漂移区浓度很高，未完全耗尽，电势线集中在源端，发生了pn结击穿，因此击穿电压较低。当衬底施加负的击穿电压时，随着负的衬底电压的增加，耗尽逐渐增强，直至漂移区完全耗尽，发生了n+n结击穿，击穿电压得到了大幅提升。当n+n结击穿刚发生时，可以通过数值求解得到实现ldmos性能最优的衬底电压，即最优衬底电压。它由ldmos的漂移区浓度、漂移区长度、外延层厚度以及埋氧层厚度等决定，其值如下：
[0045][0046]
其中，t
s
和t
i
是外延层和埋氧层的厚度，ε
s
和ε
i
是外延层和埋氧层的介电常数，e
c
是临界电场，l
d
是漂移区长度，q是电荷量，n
d
是漂移区浓度。
[0047]
然而关态击穿电压的提升必然要牺牲器件的开态性能，对比图5和图6中的开态输出特性曲线，明显可以看出同一栅压下漏电流降低，因此开态导通电阻、跨导等也下降。此外，当栅压小于2v时，kink效应增强，器件的性能下降。这是因为负的衬底电压的存在调制了漂移区的电荷，影响了漂移区和沟道区的电场，从而导致漏电流的下降和kink效应的增强，恶化了ldmos的开态性能。
[0048]
采用本发明的实施例，如图7所示，它在关态时衬底接最优衬底电压，为负电压，实现了关态击穿电压提高的最大化；在开态时衬底接地，也就是撤去了衬底电压，保证其开态性能良好。此外，该实施例中的ldmos在关态时由于击穿电压的提高，使得fom值也提高了3倍。关态的泄漏电流也由于负的衬底电压对沟道和漂移区中的电荷的调制作用而降低，且对温度敏感性较低，表现出更好的可靠性和稳定性。该实施例不需要增加额外的掩模版和工艺步骤，利用常规的cmos工艺就可以优化关态和开态性能的折衷关系，制备简单且成本低廉。
[0049]
以上所述仅为本发明的优选方案，并非作为对本发明的进一步限定，凡是利用本发明说明书及附图内容所作的各种等效变化均在本发明的保护范围之内。