1.本公开涉及集成电路技术领域，具体涉及一种运算放大器及其输出级电路。
背景技术：2.一个高性能放大器既有增益高又有输出阻抗小等特点，能够放大微小的信号，又能驱动小阻抗的负载，有较强驱动能力。一般的放大器设计中往往如图1a所示，可以分为输入级和输出级。输入级提供很大的电压增益，输出级提供大电流驱动能力，具有很小的输出阻抗。如何减小输出级的输出阻抗，驱动更小的负载一直是电路设计的重点和难点之一。另外放大器的输出级我们要求既要有输出电流的能力又要有吸收电流的能力，所以一般由一对异极性晶体管对(双极性晶体管中的pnp型和npn型、场效应管中的p沟道型和n沟道型)组成互补输出级电路，而这两只异极性晶体管也称为互补功率管对。工作时，互补功率管对的电流值随输入信号或正或负的变化而增大或减小，即所谓推挽式放大。实际电路中，两只互补功率管对的输入端(如两管基极间)还设置有偏置电路，为互补功率管对提供偏置电压，使其有一个静态工作电流。根据静态电流大小，可将工作状态分为甲类(a类)、甲乙类(ab类)等。
3.通常class ab结构的输出级电路可以做到较大的输出电流和吸收电流，在电路中广泛应用，如图1b所示。两只异极性晶体管mp1和mn1组成互补的输出级120，其连接节点提供输出信号vo，晶体管mp1的控制端和mn1的控制端之间串联连接有电容c01和c02，并分别连接输入级110，以接入偏置电压，输入级电路110包括差分输入晶体管对和电压放大级电路，差分输入晶体管对的控制端分别接入差分输入信号inp和和inn，第一端共同连接并通过电流源i01连接到供电端，差分输入晶体管对的第二端连接电压放大级电路，以通过电流镜结构和晶体管对mp2和mn2进行信号放大处理，以向输出级120提供偏置电压，晶体管对mp1和mn1作为互补的输出级120，当放大器需要对外提供电流时，mp1栅电压被拉低，mp1进入更强烈的反型区，输出电流增大。当放大器需要吸收电流时，mn1栅电压被拉高，mn1进入更强烈的反型区，吸收电流增大。
4.在输出级120中，当推挽式输出晶体管对mp1和mn1操作在高电压域时(即接收较高的电源供应电压)，输出晶体管对应采用高压组件，此高压组件的耐压符合电源供应电压。若欲采用中压组件来实现稳压器，则稳压器的输出电压范围必须受到限制，否则输出晶体管的跨压可能超过其耐受电压，这就在一定程度上限制了电源电压的进一步降低，在某些低电压应用中不适用；另一方面输出级本身的输出阻抗较大，在负载电流跳变时，不仅输出响应速度迟缓，而且有较大值跳变，稳定性较差。
技术实现要素：5.为了解决上述技术问题，本公开提供了一种运算放大器及其输出级电路，不仅可以拓展输出级电路的供电电压范围，降低输出阻抗，而且能提高对负载的瞬态响应速度和电路的稳定性。
6.一方面本公开提供了一种输出级电路，其中，包括：
7.输入晶体管对，包括第三晶体管和第四晶体管，该第三晶体管的第二端与第四晶体管的第二端共同连接并通过第一电流源接地，该第三晶体管的控制端接入前级电路提供的中间信号，该第四晶体管的第一端连接供电端，控制端接入该输出级电路的输出电压；
8.偏置电压产生器，具有提供第一偏置电压的第一输出端和提供第二偏置电压的第二输出端；
9.输出晶体管对，包括串联连接在供电端与地之间的第一晶体管和第二晶体管，该第一晶体管和第二晶体管的连接节点作为该输出级电路的输出端，用于提供前述的输出电压，该第一晶体管的控制端与第三晶体管的第一端共同连接至前述偏置电压产生器的第一输出端，该第二晶体管的控制端连接至前述偏置电压产生器的第二输出端，
10.其中，该偏置电压产生器利用所述输入晶体管对形成前述输出电压的反馈控制环路，以实现该输出电压对负载变化的瞬态响应。
11.优选地，前述的偏置电压产生器包括：
12.第一电压平移模块，连接在前述第一晶体管的第一端与控制端之间，且该第一电压平移模块的输出端作为前述的第一输出端，提供前述的第一偏置电压；
13.第二电压平移模块，连接在前述第二晶体管的控制端与第二端之间，且该第二电压平移模块的输出端作为前述的第二输出端，提供前述的第二偏置电压；
14.第五晶体管，该第五晶体管连接在前述第一电压平移模块和第二电压平移模块之间，控制端连接第一电压源，用以接入第三偏置电压。
15.优选地，前述的第一电压平移模块包括：
16.第二电流源，该第二电流源受控于供电端提供的供电电压，在前述第一晶体管的控制端形成前述的第一偏置电压。
17.优选地，前述的第一电压平移模块包括：
18.第一电阻，该第一电阻连接在前述第一晶体管的第一端与控制端之间，用于根据供电端提供的供电电压，在前述第一晶体管的控制端分压形成前述的第一偏置电压。
19.优选地，前述的第一电压平移模块包括：
20.第二电流源和第二电压源，该第二电流源和第二电压源串联连接在前述第一晶体管的第一端与控制端之间，且该第二电流源和第二电压源的连接节点与前述第五晶体管的第一端连接，以便在该第一晶体管的控制端形成前述的第一偏置电压。
21.优选地，前述的第二电压平移模块包括：
22.第三电流源，该第三电流源连接在前述第五晶体管的第二端与地之间，且前述第五晶体管与该第三电流源的连接节点作为前述的第二输出端，用于在该第五晶体管导通期间形成前述的第二偏置电压。
23.优选地，前述的第二电压平移模块包括：
24.第二电阻，该第二电阻连接在前述第五晶体管的第二端与地之间，且前述第五晶体管与前述第二电阻的连接节点作为前述的第二输出端，用于在该第五晶体管导通期间形成前述的第二偏置电压。
25.优选地，前述的第二电压平移模块包括依次串联连接在供电端与地之间的第三电流源、第二电阻和第四电流源，
26.该第三电流源和第二电阻的连接节点作为前述的第二输出端，且该第二电阻和第四电流源的连接节点与前述第五晶体管的第二端连接，以便在该第五晶体管导通期间形成前述的第二偏置电压。
27.优选地，前述的第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管的其中任一为金属氧化物半导体场效应晶体管。
28.优选地，前述的第一晶体管和第五晶体管均为p沟道型的金属氧化物半导体场效应晶体管，且前述的第二晶体管、第三晶体管和第四晶体管均为n沟道型的金属氧化物半导体场效应晶体管。
29.另一方面本公开还提供了一种运算放大器，其中，包括：
30.输入级电路，用于将接入的差分输入信号进行放大增益，生成中间信号；
31.如前所述的输出级电路，用于根据该输入级电路提供的中间信号生成输出电压。
32.优选地，前述的输入级电路包括：
33.差分输入晶体管对，用于接入前述的差分输入信号；以及
34.电压放大级，该电压放大级连接在该差分输入晶体管对与前述的输出级电路之间，用于通过电流镜结构对前述的差分输入信号进行放大增益，生成前述的中间信号。
35.本公开的有益效果是：本公开提供的一种运算放大器及其输出级电路，该输出级电路包括：输入晶体管对，包括第三晶体管和第四晶体管，该第三晶体管的第二端与第四晶体管的第二端共同连接并通过第一电流源接地，该第三晶体管的控制端接入前级电路提供的中间信号，该第四晶体管的第一端连接供电端，控制端接入该输出级电路的输出电压；偏置电压产生器，具有提供第一偏置电压的第一输出端和提供第二偏置电压的第二输出端；输出晶体管对，包括串联连接在供电端与地之间的第一晶体管和第二晶体管，该第一晶体管和第二晶体管的连接节点作为该输出级电路的输出端，用于提供前述的输出电压，该第一晶体管的控制端与第三晶体管的第一端共同连接至前述偏置电压产生器的第一输出端，该第二晶体管的控制端连接至前述偏置电压产生器的第二输出端，其中，该偏置电压产生器利用所述输入晶体管对形成前述输出电压的反馈控制环路，以实现该输出电压对负载变化的瞬态响应。由此不仅可以拓展该输出级电路的供电电压范围，降低其输出阻抗，而且能提高对负载的瞬态响应速度和电路的稳定性。
附图说明
36.通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚。
37.图1a示出现有技术中运算放大器的一种架构的示意图；
38.图1b示出图1a所示运算放大器的电路示意图；
39.图2示出本公开实施例一提供的输出级电路的结构示意图；
40.图3a示出图2所示输出级电路在一种实施方式中电压平移电路的示意图；
41.图3b示出图2所示输出级电路在另一种实施方式中电压平移电路的示意图；
42.图3c示出本公开实施例二提供的输出级电路的结构示意图；
43.图3d示出本公开实施例三提供的输出级电路的结构示意图；
44.图4a示出本公开实施例四提供的输出级电路的结构示意图；
45.图4b示出本公开实施例五提供的输出级电路的结构示意图；
46.图5示出本公实施例六提供的运算放大器的结构示意图；
47.图6示出图1b所示运算放大器输出电压vo1对比图5所示运算放大器输出电压vo2及其负载电流响应的波形示意图。
具体实施方式
48.为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的较佳实施例。但是，本公开可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本公开内容的理解更加透彻全面。
49.除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。
50.应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
51.在本技术中，mosfet包括第一端、第二端和控制端，在mosfet的导通状态，电流从第一端流至第二端。p型mosfet的第一端、第二端和控制端分别为源极、漏极和栅极，n型mosfet的第一端、第二端和控制端分别为漏极、源极和栅极。
52.下面，参照附图对本公开进行详细说明。
53.参见图1b所示现有技术提供的一种运算放大器100，其输出级120本身的输出阻抗较大，当负载电流跳变时，其输出电压vo1有较大跳变值。取我们关心的中高频为例，由于米勒电容(c01和c02)的交流短路作用，晶体管mp1的控制端(栅极)和第二端(漏极)可视为短路，其输出阻抗例如为(gmp1)-1
，同理晶体管mn1的输出阻抗例如为(gmn1)-1
，则该输出级120整体的输出阻抗为两者并联(gmp1)-1
||(gmn1)-1
。在该运算放大器100中，其电路要正常工作，就要求电源电压vdd必须大于2倍的vgs，由图2所示的电路中可以看到：
54.vdd＝vgs_mp1+vgs_mn1+vds_mp2，该运算放大器100电路正常工作的条件就是保证vds_mp2》0，vdd》vgs_mp1+vgs_mn1。这个要求一定程度上也限制了电源电压的范围，其在某些低电压应用中不适用。
55.基于此，本公开提供了一种用于运算放大器的输出级电路，可以有效提高其对负载的瞬态响应速度和电路的稳定性，拓展该输出级电路的供电电压范围。
56.实施例一：
57.图2示出本开公实施例一提供的输出级电路的结构示意图，图3a示出图2所示输出级电路在一种实施方式中电压平移电路的示意图，图3b示出图2所示输出级电路在另一种实施方式中电压平移电路的示意图。
58.参考图2，本公开实施例一提供的输出级电路210包括：
59.输出晶体管对，包括串联连接在供电端与地之间的第一晶体管mp1和第二晶体管mn1，该第一晶体管mp1和第二晶体管mn1的连接节点作为该输出级电路210的输出端，用于
提供输出电压vo；
60.偏置电压产生器211，具有提供第一偏置电压v13的第一输出端和提供第二偏置电压v12的第二输出端，且该第一输出端连接第一晶体管mp1的控制端，该第二输出端连接第二晶体管mn1的控制端；
61.输入晶体管对，包括第三晶体管mn4和第四晶体管mn3，该第三晶体管mn4的第一端连接前述第一晶体管mp1的控制端，第二端与第四晶体管mn3的第二端共同连接并通过第一电流源i11接地，控制端接入前级电路提供的中间信号vin，该第四晶体管mn3的第一端连接供电端，控制端与该输出级电路210的输出端连接，接入前述的输出电压vo，
62.其中，该偏置电压产生器211利用所述输入晶体管对形成该输出电压vo的反馈控制环路，以实现该输出电压vo对负载变化的瞬态响应，从而抑制输出电压vo在负载电流跳变时的波动，提高该输出级电路210的稳定性，而且该偏置电压产生器211利用第一电压平移模块201和第二电压平移模块202可以拓展该输出级电路210的供电电压范围，使其可工作在更低的供电电压vdd下，提高其电路适用性，同时该偏置电压产生器211的电路结构能有效降低该输出级电路210的输出阻抗。
63.进一步地，前述的偏置电压产生器211包括：第一电压平移模块201、第二电压平移模块202和第五晶体管mp2。
64.其中，该第一电压平移模块201连接在前述第一晶体管mp1的第一端与控制端之间，且该第一电压平移模块201的输出端作为前述的第一输出端，提供前述的第一偏置电压v13；
65.该第二电压平移模块202连接在前述第二晶体管mn1的控制端与第二端之间，且该第二电压平移模块202的输出端作为前述的第二输出端，提供前述的第二偏置电压v12；
66.该第五晶体管mp2连接在前述第一电压平移模块201和第二电压平移模块202之间，控制端连接第一电压源v11，用以接入第三偏置电压(v11)。
67.参考图3a，该输出级电路210在一种实施方式中，前述的第一电压平移模块201包括第二电流源i12，该第二电流源i12受控于供电端提供的供电电压vdd，在前述第一晶体管mp1的控制端形成前述的第一偏置电压v13。前述的第二电压平移模块202包括依次串联连接在供电端与地之间的第三电流源i13、第二电阻r11和第四电流源i14，
68.该第三电流源i13和第二电阻r11的连接节点作为前述的第二输出端，且该第二电阻r11和第四电流源i14的连接节点与前述第五晶体管mp2的第二端连接，以便在该第五晶体管mp2导通期间形成前述的第二偏置电压v12。
69.参考图3b，该输出级电路210在另一种实施方式中，前述的第一电压平移模块201包括第二电流源i12，该第二电流源i12受控于供电端提供的供电电压vdd，在前述第一晶体管mp1的控制端形成前述的第一偏置电压v13。前述的第二电压平移模块202包括第二电阻r11，该第二电阻r11连接在前述第五晶体管mp2的第二端与地之间，且该第五晶体管mp2与第二电阻r11的连接节点作为前述的第二输出端，用于在该第五晶体管mp2导通期间形成前述的第二偏置电压v12。
70.该偏置电压产生器211利用第一电压平移模块201和第二电压平移模块202可以有效拓展该输出级电路210的供电电压范围，使其可工作在更低的供电电压vdd下，提高其电路适用性，同时该偏置电压产生器211的电路结构能有效降低该输出级电路210的输出阻
抗。
71.具体的，推导该输出级电路输出阻抗：从输出端往里看，假设电路从第一晶体管mp1的方向看到的输出阻抗是r1，从第二晶体管mn1的方向看到的输出阻抗是r2，则输出阻抗rout＝r1||r2。
72.r1＝gmp2*(gmn4+gmn3)/(gmp1*gmn4*gmn3)
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(1)
73.r2＝(gmn4+gmn3)/(gmn1*rds_mp2*gmn4*gmn3)
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(2)
74.一般工艺而言，gmn3*rds_mp2是一个较大的倍数，一大一小两个电阻并联时，可以取较小的电阻进行整体阻抗的估算：
75.rout≈r2＝(gmn4+gmn3)/(rds_mp2*gmn4*gmn3)*(gmn1)-1
ꢀꢀ
(3)
76.对比图1b所示运算放大器100中输出级120(交流输出阻抗为(gmp1)-1
||(gmn1)-1
，而其低频输出阻抗更大)，本公开实施例一提供的输出级电路210的输出阻抗减小了约(gmn3*rds_mp2)/4倍，因此该偏置电压产生器211的电路结构能有效降低该输出级电路210的输出阻抗。且由于该偏置电压产生器211利用所述输入晶体管对形成的反馈环路作用，实现前述的输出电压vo对负载变化的瞬态响应，从而抑制输出电压vo在负载电流跳变时的波动，提高该输出级电路210的稳定性。
77.此外，该偏置电压产生器211利用第一电压平移模块201和第二电压平移模块202可以有效拓展该输出级电路210的供电电压范围，通过对图2～图3b中的电路分析可以得到：
78.vdd＝vgs_mp1+vgs_mn1+vds_mp2-v11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(4)
79.相比于传统运算放大器100中的输出级120的电路，本公开实施例一提供的输出级电路210可以在更低供电电压vdd下工作，使其可工作在更低的供电电压下，提高其电路适用性。
80.实施例二：
81.图3c示出本公开实施例二提供的输出级电路的结构示意图。
82.结合图2～图3c，本公开实施例二提供的输出级电路210与前述实施例一的基本结构相同，所不同的是：
83.该偏置电压产生器211中，第一电压平移模块201包括第一电阻r12，该第一电阻r12连接在前述第一晶体管mp1的第一端与控制端之间，用于根据供电端提供的供电电压vdd，在前述第一晶体管mp1的控制端分压形成前述的第一偏置电压v13；前述的第二电压平移模块202包括第三电流源i14，该第三电流源i14连接在前述第五晶体管mp2的第二端与地之间，且该第五晶体管mp2与该第三电流源i14的连接节点作为前述的第二输出端，用于在该第五晶体管mp2导通期间形成前述的第二偏置电压v12。
84.实施例三：
85.图3d示出本公开实施例三提供的输出级电路的结构示意图。
86.结合图2～图3d，本公开实施例三提供的输出级电路210与前述实施例二的基本结构相同，所不同的是：
87.该偏置电压产生器211中，第二电压平移模块202包括第二电阻r11，该第二电阻r11连接在前述第五晶体管mp2的第二端与地之间，且该第五晶体管mp2与前述第二电阻r11的连接节点作为前述的第二输出端，用于在该第五晶体管mp2导通期间形成前述的第二偏
置电压v12。
88.实施例四：
89.图4a示出本公开实施例四提供的输出级电路的结构示意图。
90.结合图2～图4a，本公开实施例四提供的输出级电路210与前述实施例三的基本结构相同，所不同的是：
91.该偏置电压产生器211中，前述的第一电压平移模块201包括第二电流源i12和第二电压源v14，该第二电流源i12和第二电压源v14串联连接在前述第一晶体管mp1的第一端与控制端之间，且该第二电流源i12和第二电压源v13的连接节点与前述第五晶体管mp2的第一端连接，以便在该第一晶体管mp1的控制端形成前述的第一偏置电压v13。
92.进一步地，前述实施例一至实施例四的输出级电路210中，第一晶体管mp1、第二晶体管mn1、第三晶体管mn4、第四晶体管mn3和第五晶体管mp2的其中任一为金属氧化物半导体场效应晶体管(metal oxide semiconductor field effect transistor，mosfet，以下简称为mos管)。
93.进一步地，前述的第一晶体管mp1和第五晶体管mp2均为p沟道型的mos管，且前述的第二晶体管mn1、第三晶体管mn4和第四晶体管mn3均为n沟道型的mos管。
94.实施例五：
95.图4b示出本公开实施例五提供的输出级电路的结构示意图。
96.结合图2～图4b，本公开实施例五提供的输出级电路210与前述实施例二的基本结构相同，所不同的是：实施例二中第五晶体管mp2为p沟道型的mos管，第一电流源v11的正端连接供电端，负端连接该第五晶体管mp2的控制端，而本实施例五中，该第五晶体管mp2为n沟道型的mos管，其第一电流源v11的正端连接该第五晶体管mp2的控制端，负端接地。
97.当然，本发明并不限于此，在其他可替代的实施例中，以上实施例的输出级电路210中部分或者全部的mos管可适应性替换成双极性晶体管中的pnp型和npn型也可以工作，并实现上述功能及其有益效果。
98.可以理解的是，该输出级电路210在不同实际应用中满足不同需求，上述各个实施例中电压平移模块(第一电压平移模块201和/或第二电压平移模块202)采用了部分电流源或者全部电流源替换成电阻，在其他可替的实施例中，也可采用本领域技术人员能够想到的其他替换元件来进行替代，在此不作限制。
99.实施例六：
100.图5示出本公实施例六提供的运算放大器的结构示意图，图6示出图1b所示运算放大器输出电压vo1对比图5所示运算放大器输出电压vo2及其负载电流响应的波形示意图。
101.参考图5和图1b，本公开实施例六提供的运算放大器300包括：
102.输入级电路310，用于将接入的差分输入信号inp和inn进行放大增益，生成中间信号vin；
103.如前述任意实施例中所述的输出级电路210(以图3b所示实施例为例)，用于根据该输入级电路310提供的中间信号vin生成输出电压vo1。
104.进一步地，前述的输入级电路310包括：
105.差分输入晶体管对，用于接入前述的差分输入信号inp和inn；以及
106.电压放大级，该电压放大级连接在该差分输入晶体管对与前述的输出级电路210
之间，用于通过电流镜结构对前述的差分输入信号inp和inn进行放大增益，生成前述的中间信号vin。
107.该输入级电路310的电路结构及工作原理可参考图1b所提供的运算放大器100中的输入级110结合现有技术进行理解，在此不做赘述。
108.参考图6，对比了采用本公开实施例六提供的运算放大器300与传统运算放大器100对负载电流从10ma到-10ma跳变的输出电压响应的仿真波形示意，由此可以看出：
109.1)本公开实施例六提供的运算放大器300电路，其输出电压vo2是峰值为2mv，对比传统结构运算放大器100的输出电压vo1的46mv，减小了近20倍；
110.2)本公开实施例六提供的运算放大器300电路，其输出电压在8us内就能再次稳定，对比传统结构的需要150us才能再次稳定，时间减小了19倍。
111.综上所述，本公开提供的运算放大器300及其输出级电路210中，该偏置电压产生器211的电路结构能有效降低该输出级电路210的输出阻抗。且由于该偏置电压产生器211利用所述输入晶体管对形成的反馈环路作用，实现前述的输出电压vo2对负载变化的瞬态响应，从而抑制输出电压vo在负载电流跳变时的波动，提高该输出级电路210的稳定性。
112.可以理解的是，在可替代的实施例中，前述实施例一到实施例五中任意实施例所示的输出级电路210也可以应用在电源领域的低压差线性稳压器(low dropout regulator，ldo)中，在此不作限制。
113.应当说明的是，在本公开的描述中，需要理解的是，术语“上”、“下”、“内”等指示方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本公开的限制。
114.此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
115.最后应说明的是：显然，上述实施例仅仅是为清楚地说明本公开所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。