一种高压电平迁移电路

1.本发明涉及半导体技术领域，具体为一种基于集成电路的高压电平迁移的设计。


背景技术：

2.低压电压源控制高压电压源，由于集成电路工艺的发展，这类控制方式越来越困难，其中的mos管、晶体管及二极管在耐压上也越为苛刻，这使得高压集成电路设计也更困难。电平迁移电路在集成电路设计中尤为常见。特别是步进电机驱动芯片的设计，为了能控制高电压下工作的步进电机且要避免器件的超耐压问题，普通的反相器结构并不能满足要求甚至会出现超耐压问题。因此，需要设计一种高压电平迁移电路，在满足低电压控制高电压的同时能够避免超耐压问题。


技术实现要素：

3.本发明的目的在于提供了一种高压电平迁移电路，实现了由低压电压源控制高压电压源，避免电路中出现超器件耐压的问题，实现0v电压迁移至45v。
4.为实现上述目的，本发明提供如下技术方案：一种高压电平迁移电路，包括低压控制信号处理电路、使能控制电路、低压控制信号输出电路、电流镜偏置电路和电压迁移电路，所述低压控制信号处理电路的vcp端、使能控制电路的gnd端、低压控制信号输出电路的vm端、电流镜偏置电路的偏置电流ib和电压迁移电路的s端接入电路；
5.所述电压迁移电路包括第十五pmos功率管m15、第十六pmos功率管m16、第十七pmos功率管m17、第十八nmos功率管m18、端口s和第二肖特基二极管d2，所述第十五pmos功率管m15和第十六pmos功率管m16并联第十四pmos功率管m14的漏极；所述第十五pmos功率管m15的栅极和第十七pmos功率管m17的栅极分别连接第十一pmos功率管m11的栅极；所述第十六pmos功率管m16的栅极连接第十二nmos功率管m12的漏极；第二肖特基二极管d2和电阻r2并联，第二肖特基二极管d2的正极接电源s，负极接第十八nmos功率管m18的栅极和第十六pmos功率管m16的漏极，用于保护第十八nmos功率管m18；所述第十七pmos功率管m17的漏极和第十八nmos功率管m18的漏极相连接，并连接输出端口z；所述端口s连接第三肖特基二极管d3的正极，端口z连接第三肖特基二极管d3的负极。
6.与现有技术相比，本发明的有益效果是：
7.通过cadence软件仿真得到电平迁移电路在数字控制电路产生逻辑控制信号“1”且使能端上电至高电平时，输出端z的高电平电压从最初的0v迁移到45v。在应用于步进电机驱动芯片项目时，本方案在前仿真时能够实现输出端z的电压由40v迁移至45v，同时避免了高压电压源引起的mos管的超耐压问题。
附图说明
8.图1为本发明的高压电平迁移电路图。
9.图2为本发明的h桥电路图。
10.1、低压控制信号处理电路；2、使能控制电路；3、低压控制信号输出电路；4、电流镜偏置电路；5、电压迁移电路。
具体实施方式
11.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
12.请参阅图1-2，本发明提供一种技术方案：一种高压电平迁移电路，包括低压控制信号处理电路1、使能控制电路2、低压控制信号输出电路3、电流镜偏置电路4和电压迁移电路5，高压电平迁移电路在待机状态时，低压控制信号处理电路1的vcp端、使能控制电路2的gnd端、低压控制信号输出电路3的vm端、电流镜偏置电路4的偏置电流ib和电压迁移电路5s端应正常接入电路，当低压控制信号处理电路1接收到迁移逻辑信号“1”时，使能控制电路2上电至高电平，高压电平迁移电路开始正常工作，在低压控制信号输出电路3输出逻辑“1”给电压迁移电路5，输出端z输出迁移后的电压。
13.电压迁移电路5包括第十五pmos功率管m15、第十六pmos功率管m16、第十七pmos功率管m17、第十八nmos功率管m18、端口s和第二肖特基二极管d2，第十五pmos功率管m15和第十六pmos功率管m16并联第十四pmos功率管m14的漏极；第十五pmos功率管m15的栅极和第十七pmos功率管m17的栅极分别连接第十一pmos功率管m11的栅极；第十六pmos功率管m16的栅极连接第十二nmos功率管m12的漏极；第二肖特基二极管d2和电阻r2并联，第二肖特基二极管d2的正极接电源s，负极接第十八nmos功率管m18的栅极和第十六pmos功率管m16的漏极，用于保护第十八nmos功率管m18，防止出现超耐压。第十七pmos功率管m17的漏极和第十八nmos功率管m18的漏极相连接，并连接输出端口z；端口s连接第三肖特基二极管d3的正极，端口z连接第三肖特基二极管d3的负极。
14.低压控制信号处理电路1包括第一pmos功率管m1、第二pmos功率管m2、第三pmos功率管m3、第四pmos功率管m4、第五pmos功率管m5、第六pmos功率管m6、第七pmos功率管m7和第八pmos功率管m8，第三pmos功率管m3、第四pmos功率管m4、第五pmos功率管m5、第六pmos功率管m6、第七pmos功率管m7和第八pmos功率管m8的栅极均与自身的漏极相连接，形成二极管接法；第三pmos功率管m3、第四pmos功率管m4和第五pmos功率管m5依次串联，且与第一pmos功率管m1形成并联，第三pmos功率管m3的源极连接电源vcp，第五pmos功率管m5与第一pmos功率管m1的漏极连接第一电容c1；第六pmos功率管m6、第七pmos功率管m7和第八pmos功率管m8依次串联，且与第二pmos功率管m2形成并联，第六pmos功率管m6的源极连接电源vcp，第八pmos功率管m8的漏极连接第二电容c2；第二pmos功率管m2的栅极连接第五pmos功率管m5的漏极，第一pmos功率管m1的栅极连接第八pmos功率管m8的漏极。
15.低压控制信号处理电路1还包括十九pmos功率管m19、第二十一pmos功率管m21、第二十nmos功率管m20和第二十二nmos功率管m22，十九pmos功率管m19和第二十一pmos功率管m21的源极和体均连接电源vdd5v；第二十nmos功率管m20和第二十二nmos功率管m22的源极均连接gnd；十九pmos功率管m19与第二十nmos功率管m20的漏极与漏极相连接，且栅极和栅极相连接；第二十一pmos功率管m21与第二十二nmos功率管m22的漏极与漏极相连接，且
栅极和栅极相连接；十九pmos功率管m19和第二十nmos功率管m20的栅极连接输入信号a，第二十一pmos功率管m21、第二十二nmos功率管m22的栅极和第一电容c1的另一端连接十九pmos功率管m19与第二十nmos功率管m20的漏极；第二十一pmos功率管m21和第二十二nmos功率管m22的漏极连接第二电容c2的另一端。
16.使能控制电路2包括相互串联的第一电阻r1和第二十三pmos功率管m23，第一电阻r1的另一端连接第八pmos功率管m8的漏极，第二十三pmos功率管m23的源极连接gnd，且栅极连接使能信号enb，用于控制电路工作。同时防止工作时电路的mos管存在超耐压情况。
17.低压控制信号输出电路3包括第九pmos功率管m9、第十一pmos功率管m11、第十nmos功率管m10和第十二nmos功率管m12，第九pmos功率管m9和第十一pmos功率管m11的源极连接电源vcp，第十nmos功率管m10和第十二nmos功率管m12的源极连接电源vm，第九pmos功率管m9和第十nmos功率管m10的漏极与第十一pmos功率管m11和第十二nmos功率管m12的栅极相互连接，第九pmos功率管m9和第十nmos功率管m10的栅极连接第八pmos功率管m8的漏极；第十nmos功率管m10的栅极和漏极与第一肖特基二极管d1相连接，防止超耐压。第十一pmos功率管m11和第十二nmos功率管m12的漏接相连接。
18.电流镜偏置电路4包括第十三pmos功率管m13和第十四pmos功率管m14，第十三pmos功率管m13的漏极和栅极与第十四pmos功率管m14的栅极接电流源ib，第十三pmos功率管m13和第十四pmos功率管m14的源极连接电源vcp。为电压迁移电路5提供合适的偏置。
19.工作原理：高压电平迁移电路的输出端s连接h桥电路中高端nmos管的源极，其对地电压可以在0—vm范围内变化，z端电压则从是从s端电压的基础上变化，当a点为逻辑0时，vz＝vs，当a为逻辑1时，vz＝vcp，采用这种设计方法为了避免出现h桥高端mos管的栅极电压低于源极电压的情况。如果h桥的高端mos管的源极电压很低，可能出现vgs超耐压的情况，但正常操作时，这种情况不会发生；当打开m1时，应首先关断m2并打开m4，因此，当vg1上升时，电流il增加，线圈中的电感l1会因自感效应而产生一个对抗电压使s1点电压升高，减小了vgs1，因此不会出现栅源超耐压问题。在实际中，应保证h桥电路中的m1与m2以及m3与m4不能同时导通，如果m1和m2同时导通，就可能出现vgs1超过5v的情况。本技术对h桥的控制信号增加了逻辑保护电路，可避免这种现象出现。高压电平迁移电路开始工作时，enb上电至高电平，此时电路中的b点电压会被拉到vm-vd1，假设vcp并未达到设定的高压电压，则vcp大约等于vm，故m1—m9等mos管的各级电压几乎相等，不会有耐压问题。为提高可靠性，对m18的栅极驱动使用了电流舵方式，m18的栅源电压最大为i1
×
r2，约为3.5v。为了避免出现nmos管的源极电压高于栅极电压的情况，电路中使用了肖特基二极管d1和d2，可使vsg电压限制在0.3v左右，有效的解决了mos管的耐压问题。