一种用于高速模数转换器的占空比可调电路的制作方法

1.本发明涉及集成电路技术领域，特别涉及一种用于高速模数转换器的占空比可调电路。


背景技术：

2.时钟信号（clock），是数字电路和模拟电路分析中，最为重要的参数之一。时钟频率的大小，决定了相匹配的电路处理数据的快慢，如今对处理器和芯片速度的追求越来越高，对于电路中，时钟的品质也要求越来越高。
3.时钟频率与时钟周期密不可分，而占空比（duty）则是时钟另一个最为关键的参数。占空比指的是在一个完整时钟周期t内，高电平所占的时间t
h
，与时钟周期t的比值百分数。一般的电路中，要求时钟占空比为50%，理想时钟波形如图1所示。当电路中出现时钟品质问题时，如时钟分布、上拉下拉晶体管之间的不匹配、pvt及其他因素变化时钟的占空比会发生变化，高低电平的时间不再相等，会影响电路的性能甚至逻辑的正确性。图2分别展示了高低电平失衡的情况。
4.高速adc通常结构类型有流水线（pipeline）结构，flash结构，折叠插值结构，多通道时间交织结构。流水线与多时钟交织型都由时钟控制其工作状态，因此对时钟要求非常严格。流水线型adc，同时利用时钟的上升沿与下降沿进行输入数据采样，当这一级工作在高电平时钟相，相邻级便工作在低电平时钟相。多通道时间交织的adc时钟占空比小于或是大于50%时，会导致通道间的时钟失配，adc输出结果的无杂散动态范围sfdr降低，因此为确保其性能达到最佳，要求时钟信号稳定在50%的占空比。
5.目前的占空比调整电路大多利用时钟占空比信息，用电荷泵（charge
‑
pump）对电容进行充放电，形成电压控制信号，再利用此信号配合开关、逻辑门电路，来生成新的时钟信号，结构较为复杂，且易受干扰。


技术实现要素：

6.本发明的目的在于提供一种用于高速模数转换器的占空比可调电路，以解决在高速模数转换器中，由于电路结构导致的时钟占空比品质变差的问题。
7.为解决上述技术问题，本发明提供了一种用于高速模数转换器的占空比可调电路，包括时钟延时部分和占空比调整部分；所述时钟延时部分包括占空比检测电路和延时电路，所述占空比检测电路采集所述占空比可调电路的输出时钟信号并转换为电压源，所述延时电路对输入时钟进行延时，延时的大小受到电压源的影响，电压源电压越大，延时越小；电压源电压越小，延时越大；所述占空比调整部分包括多路选择器和占空比调整电路，所述多路选择器通过控制信号en_dcc选择是否启用占空比调整功能，所述占空比调整电路产生输出时钟信号至占空比检测电路，并且控制输出时钟信号的上升沿和下降沿，调整占空比稳定在50%。
8.可选的，所述延时电路包括两个延时子模块delay11和delay12、反相器inv1、pmos
管p3、nmos管n3和差分转单端；输入时钟clk_in做差分处理，分成两路差分信号：一路经过反相器inv1和延时子模块delay11，形成clkb信号输入差分转单端；另一路经过由pmos管p3、nmos管n3构成的开关和延时子模块delay12，形成clka信号输入差分转单端；clka信号和clkb信号经过差分转单端变换之后，形成信号clk_d。
9.可选的，所述pmos管p3的漏端与所述nmos管n3的漏端均连接输入时钟clk_in，所述pmos管p3的源端与所述nmos管n3的源端均连接延时子模块delay12；所述pmos管p3的栅端接地，所述nmos管n3的栅端接外部电源。
10.可选的，所述clka信号和所述clkb信号相位相反，占空比互补；所述信号clk_d的周期与所述输入时钟clk_in相同，占空比互补。
11.可选的，所述占空比检测电路包括电阻r和电容c，采集所述占空比可调电路的输出时钟信号clk_out，生成vdd_ctrl信号驱动所述延时子模块delay11和delay12；输出时钟信号clk_out为高电平时，对电容c充电，输出时钟信号clk_out为低电平时，电容c放电；输出时钟信号clk_out占空比大于50%时，vdd_ctrl信号逐渐上升；输出时钟信号clk_out占空比小于50%时，vdd_ctrl信号逐渐下降；输出时钟信号clk_out占空比等于50%时，vdd_ctrl信号实现动态稳定。
12.可选的，所述占空比调整电路包括延时子模块delay21和delay22、反相器inv2~inv5、pmos管p1和p2、nmos管n1和n2；所述pmos管p1的源端接外部电源，漏端接pmos管p2的源端，栅端接反相器inv2的输出端；所述pmos管p2的漏端接nmos管n1的漏端，栅端接所述多路选择器的输出端；所述nmos管n1的源端接nmos管n2的漏端，栅端接输入时钟clk_in；所述nmos管n2的源端接地，栅端接反相器inv3的输出端；所述反相器inv2的输入端通过延时子模块delay21接所述多路选择器的输出端，所述反相器inv3的输入端通过延时子模块delay22接输入时钟clk_in；反相器inv4的输入端连接所述pmos管p2的漏端和所述nmos管n1的漏端，输出端输出时钟信号clk_out；反相器inv5的输入端连接所述反相器inv4的输出端，反相器inv5的输出端连接所述反相器inv4的输入端。
13.可选的，所述多路选择器的一个输入端连接信号clk_d，另一个输入端连接输入时钟clk_in。
14.本发明具有以下有益效果：（1）与常见的电荷泵充电不同，本发明通过电阻r和电容c的结构对电容充电，原理简单结构容易实现；（2）就占空比信息的利用，将占空比转化为延时子模块的供电电压，来间接控制内部反相器的工作电流大小，进而控制延时的长短；（3）将输入时钟做了差分处理，差分信号在传输处理过程中，受外界电磁干扰影响小，使得延时过程中，时钟品质有所保证；（4）本发明可以通过en_dcc信号，选择占空比调整功能是否启用，因此，clk_out有多种输出模式；（5）与现有技术利用的简单逻辑门、rs触发器的组合不同，本发明使用延时子模块
和四个mos开关控制的方式。
附图说明
15.图1是理想时钟方波占空比50%的示意图；图2是时钟方波占空比发生变化的示意图；图3是本发明提供的用于高速模数转换器的占空比可调电路整体结构示意图；图4是时钟延时部分的示意图；图5是占空比调整部分的示意图；图6是多路选择选择clk_d作为输出时占空比调整电路的示意图；图7是占空比大于50%时的调整过程的示意图；图8是clk_in上升沿和ck2的关系的示意图；图9是clk_d和ck1的关系的示意图；图10是占空比小于50%时的调整过程示意图。
具体实施方式
16.以下结合附图和具体实施例对本发明提出的一种用于高速模数转换器的占空比可调电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
17.本发明提供了一种用于高速模数转换器的占空比可调电路，其结构如图3所示，包括时钟延时部分和占空比调整部分；所述时钟延时部分包括占空比检测电路和延时电路，所述占空比检测电路采集所述占空比可调电路的输出时钟信号并转换为电压源，所述延时电路对输入时钟进行延时，延时的大小受到电压源的影响，电压源电压越大，延时越小；电压源电压越小，延时越大；所述占空比调整部分包括多路选择器和占空比调整电路，所述多路选择器通过控制信号en_dcc选择是否启用占空比调整功能，所述占空比调整电路产生输出时钟信号至占空比检测电路，并且控制输出时钟信号的上升沿和下降沿，调整占空比稳定在50%。
18.如图4所示，所述延时电路包括两个延时子模块delay11和delay12、反相器inv1、pmos管p3、nmos管n3和差分转单端；输入时钟clk_in做差分处理，分成两路差分信号：一路经过反相器inv1和延时子模块delay11，形成clkb信号输入差分转单端；另一路经过由pmos管p3、nmos管n3构成的开关和延时子模块delay12，形成clka信号输入差分转单端，开关和反相器inv1做匹配处理，延时相同。clka信号和clkb信号经过差分转单端变换之后，形成信号clk_d。所述pmos管p3的漏端与所述nmos管n3的漏端均连接输入时钟clk_in，所述pmos管p3的源端与所述nmos管n3的源端均连接延时子模块delay12；所述pmos管p3的栅端接地，所述nmos管n3的栅端接外部电源。所述clka信号和所述clkb信号相位相反，占空比互补；由于差分转单端的vp和vn端分别接入了clk_in的反相信号clkb和同相信号clka，所以，所述信号clk_d的周期与所述输入时钟clk_in相同，占空比互补。
19.所述占空比检测电路包括电阻r和电容c，采集所述占空比可调电路的输出时钟信号clk_out，对电容c充放电，生成vdd_ctrl信号作为新的电压源驱动所述延时子模块
delay11和delay12。延时子模块delay11和delay12结构相同，其内部均是由多个反相器串联而成的，vdd_ctrl信号较大时，内部反相器的工作电流相应较大，反之较小；由于延时子模块delay11和delay12的供电电压vdd_ctrl变化，其内部反相器的工作电流也会变化，因此，延时子模块delay11和delay12的延时就会不同。当vdd_ctrl高时，延时较小；vdd_ctrl低时，延时较高。输出时钟信号clk_out为高电平时，对电容c充电，输出时钟信号clk_out为低电平时，电容c放电；输出时钟信号clk_out占空比大于50%时，vdd_ctrl信号逐渐上升；输出时钟信号clk_out占空比小于50%时，vdd_ctrl信号逐渐下降；输出时钟信号clk_out占空比等于50%时，vdd_ctrl信号实现动态稳定。
20.如图5所示，所述占空比调整电路包括延时子模块delay21和delay22、反相器inv2~inv5、pmos管p1和p2、nmos管n1和n2；所述pmos管p1的源端接外部电源，漏端接pmos管p2的源端，栅端接反相器inv2的输出端；所述pmos管p2的漏端接nmos管n1的漏端，栅端接所述多路选择器的输出端；所述nmos管n1的源端接nmos管n2的漏端，栅端接输入时钟clk_in；所述nmos管n2的源端接地，栅端接反相器inv3的输出端；所述反相器inv2的输入端通过延时子模块delay21接所述多路选择器的输出端，所述反相器inv3的输入端通过延时子模块delay22接输入时钟clk_in；反相器inv4的输入端连接所述pmos管p2的漏端和所述nmos管n1的漏端，输出端输出时钟信号clk_out；反相器inv5的输入端连接所述反相器inv4的输出端，反相器inv5的输出端连接所述反相器inv4的输入端。所述多路选择器的一个输入端连接信号clk_d，另一个输入端连接输入时钟clk_in。选择信号en_dcc（enable_duty correction）通过多路选择器mux对原始的输入时钟clk_in和经过时钟延时部分的信号clk_d进行选择，如果想要调整占空比，选择信号clk_d作为多路选择器mux的输出；否则选择输入时钟clk_in，这样，整体的输出时钟信号clk_out就不会对时钟占空比进行调整。多路选择器mux的输出端接到pmos管p2的栅端，且将其输出经过延时子模块delay21和反相器inv2之后，接到pmos管p1的栅端。原始的输入时钟clk_in接到nmos管n1的栅端，且将其经过延时子模块delay22和反相器inv3之后，接到nmos管n2的栅端。pmos管p1和p2、nmos管n1和n2依次连接，中间作为时钟输出，经过一个由反相器inv4和inv5构成的锁存器（latch），产生输出时钟clk_out。
21.如图6所示，以下对于mux选择clk_d作为输出的情况，介绍调整时钟占空比的功能：当输入时钟占空比大于50%时，过程
①
：图7中，clk_in上升沿的前一时刻，clk_in为低电平，由于反相器inv3的输出信号ck2是clk_in的延时反相信号，ck2信号一定为高电平，如图8所示。因此clk_in上升沿之前，nmos管n2就已经提前导通，这里，延时子模块delay22的延时不能太短，应当满足nmos管n1的开通时间。当clk_in上升沿时，nmos管n1会导通，nclk_out由高电平变为低电平，所以clk_out产生上升沿。
22.过程
②
：clk_d下降沿的前一时刻，clk_d为高电平，由于反相器inv2的输出信号ck1是clk_d的延时反相信号，ck1信号此时一定为低电平，如图9所示，因此clk_d下降沿之前，pmos管p1已经提前导通，当clk_d产生下降沿的时候，pmos管p2导通，nclk_out变为高电平，所以clk_out产生下降沿。
23.过程
③
：前面已经提到clk_d和clk_in占空比互补，clk_d经过延时电路之后，在时间上，相对clk_in的跳变有所滞后，具体滞后时间表示为t1，vdd_ctrl高时，t1较小；vdd_
ctrl低时，t1较大。由于clk_out此时输出占空比小于50%，所以整体结构第一部分的vdd_ctrl下降，对延时子模块delay11和delay12的供电电压降低，延时t1增加为t2。
24.过程
④
：与过程
①
类似，当clk_in上升沿时，clk_out也产生上升沿。
25.过程
⑤
：与过程
②
类似，当clk_d下降沿时，clk_out也产生下降沿。
26.过程
⑥
：当延时进一步变化，使得clk_out下降沿在50%占空比处产生的时候，vdd_ctrl动态稳定，clk_out的占空比也稳定在50%。
27.如图10所示，当输入时钟占空比大于50%时，过程
⑦
与过程
①
类似，当clk_in上升沿时，clk_out产生上升沿。
28.过程
⑧
：与过程
②
类似，当clk_d下降沿时，clk_out也产生下降沿。
29.过程
⑨
：由于输出时钟clk_out的占空比大于50%，所以vdd_ctrl升高，延时子模块delay11和delay12内部的供电电压升高，滞后时间由t3变短为t4。
30.过程
⑩
：当延时进一步变化，使得clk_out下降沿在50%占空比处产生的时候，vdd_ctrl动态稳定，clk_out的占空比也稳定在50%。
31.当不想对时钟占空比做出调整的时候，多路选择器mux选择clk_in作为输出，此时clk_out只是clk_in的延时，占空比并没有发生变化。
32.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。