一种存储芯片、三维芯片、电子设备及制备方法与流程

本申请涉及芯片，尤其涉及一种存储芯片、三维芯片、电子设备及制备方法。

背景技术：

1、dram(dynamic random access memory，动态随机存取存储器)是一种以存储电子电荷作为信息数据的动态随机存储芯片。随着存储墙的出现，业界逐渐向着3d存储的方向发展，3d dram产品需要经过hybrid bonding(混合键合)技术将存储芯片和其他芯片连接在一起形成3dic(三维芯片)。

2、然而，现有混合键合工艺在制备三维芯片的过程中，容易造成存储芯片中存储器的电子泄漏，电子泄露则会影响存储器的存储性能。

技术实现思路

1、本申请实施例提供一种存储芯片、三维芯片、电子设备及制备方法，能够改善存储芯片中存储器的电子泄漏问题。

2、本申请实施例的第一方面，提供一种存储芯片，包括：

3、存储电容；

4、存储控制器件，所述存储控制器件与所述存储电容通过目标连接结构电连接，所述目标连接结构包括金属功函数大于或等于4.5ev的材料。

5、在一些实施方式中，所述存储芯片还包括字线和位线；

6、所述存储控制器件为晶体管，所述晶体管的源极与所述存储电容通过所述目标连接结构电连接，所述晶体管的栅极与所述字线电连接，所述晶体管的漏极与所述位线电连接。

7、在一些实施方式中，所述存储芯片包括多个存储单元，每个所述存储单元包括所述存储电容和所述晶体管。

8、本申请实施例的第二方面，提供一种三维芯片，包括：

9、如第一方面所述的存储芯片。

10、在一些实施方式中，所述三维芯片还包括：

11、逻辑芯片，所述逻辑芯片与所述存储芯片均设置有键合结构，所述逻辑芯片与所述存储芯片通过所述键合结构键合连接。

12、本申请实施例的第三方面，提供一种电子设备，包括：

13、如第二方面所述的三维芯片。

14、本申请实施例的第四方面，提供一种存储芯片的制备方法，用于制备如第一方面所述的存储芯片，所述方法包括：

15、对晶圆的存储控制器件设置目标连接结构，以使所述目标连接结构与所述存储控制器件电连接，其中，所述目标连接结构包括金属功函数大于或等于4.5ev的材料；

16、设置存储电容，以使所述存储电容与所述目标连接结构电连接。

17、本申请实施例的第五方面，提供一种三维芯片的制备方法，包括：

18、利用如第四方面所述的存储芯片的制备方法制备得到存储芯片；

19、在所述存储芯片上设置第一键合结构；

20、在逻辑芯片上设置第二键合结构；

21、将所述存储芯片的所述第一键合结构与所述逻辑芯片的所述第二键合结构键合连接，得到三维芯片。

22、在一些实施方式中，所述将所述存储芯片的所述第一键合结构与所述逻辑芯片的所述第二键合结构键合连接，得到三维芯片之后，还包括：

23、对所述存储芯片背离所述逻辑芯片的一侧进行刻蚀减薄。

24、在一些实施方式中，所述对所述存储芯片背离所述逻辑芯片的一侧进行刻蚀减薄，包括：

25、利用等离子刻蚀工艺，对所述存储芯片背离所述逻辑芯片的一侧进行刻蚀减薄。

26、本申请实施例提供的存储芯片、三维芯片、电子设备及制备方法，设置存储芯片的存储控制器件与存储电容之间的目标连接结构包括高金属功函数的材料，高金属功函数的材料的金属功函数可以大于或者等于4.5ev，高金属功函数的材料的电子逃逸所需的能量更大，因此高金属功函数材料的电子不容易漏出，利用高金属功函数的材料制备目标连接结构，即使目标连接结构因为三维芯片的制备工艺而受到机械应力的影响，目标连接结构的材料内的电子也不容易漏出，可以增长存储电容内存储电荷的保留时间，进而能够提高存储芯片的存储性能。

技术特征：

1.一种存储芯片，其特征在于，包括：

2.根据权利要求1所述的存储芯片，其特征在于，还包括字线和位线；

3.根据权利要求2所述的存储芯片，其特征在于，所述存储芯片包括多个存储单元，每个所述存储单元包括所述存储电容和所述晶体管。

4.一种三维芯片，其特征在于，包括：

5.根据权利要求4所述的三维芯片，其特征在于，还包括：

6.一种电子设备，其特征在于，包括：

7.一种存储芯片的制备方法，其特征在于，用于制备如权利要求1-3中任一项所述的存储芯片，所述方法包括：

8.一种三维芯片的制备方法，其特征在于，包括：

9.根据权利要求8所述的三维芯片的制备方法，其特征在于，所述将所述存储芯片的所述第一键合结构与所述逻辑芯片的所述第二键合结构键合连接，得到三维芯片之后，还包括：

10.根据权利要求9所述的三维芯片的制备方法，其特征在于，所述对所述存储芯片背离所述逻辑芯片的一侧进行刻蚀减薄，包括：

技术总结
本申请公开一种存储芯片、三维芯片、电子设备及制备方法，涉及芯片技术领域，能够改善存储芯片中存储器的电子泄漏问题。存储芯片，包括：存储电容；存储控制器件，所述存储控制器件与所述存储电容通过目标连接结构电连接，所述目标连接结构包括金属功函数大于或等于4.5eV的材料。

技术研发人员：高旭东,柴泾睿
受保护的技术使用者：西安紫光国芯半导体有限公司
技术研发日：
技术公布日：2024/1/13