一种用于时间交织ADC的模拟域补偿电路

一种用于时间交织adc的模拟域补偿电路
技术领域
1.本发明属于集成电路技术领域，具体涉及一种用于时间交织adc的模拟域补偿电路。


背景技术：

2.时间交织adc采样时刻偏差的补偿方法如图1所示，数字校准模块采集时间交织adc的输出数据并利用相关算法对采样时刻偏差需要补偿的方向进行计算，然后再根据顺序生成相应的第七到第一数字控制码d7-d1反馈到时钟产生模块中的模拟域补偿电路来调节采样时刻偏差，如：数字模块第一轮计算后得到第一轮补偿时采样时刻需要调整的方向(正或负的延迟)，通过第七数字控制码d7反馈到电路中，如此往复，当第七到第一数字控制码d7-d1都经过调整，时钟产生模块提供给adc的多相采样时钟就得到了校正。图2是普通的模拟域补偿电路，它相邻mos电容的大小存在两倍关系，满足此关系的电容阵列在多轮的补偿后采样时刻偏差值能收敛到mos电容阵列的最小步长内。此补偿方法是一种二分法寻值，令最低位补偿大小为t，那么从最低到最高位每一步步长分别为t、2t、22t、23t、24t、25t、26t，每一步可以向正向或者负向去调节，此电容阵列补偿范围为(-27t，27t)，以最大范围偏差27t为例，对于此偏差中数字校准模块对于每一轮的反馈都是往前进行延迟补偿，最终补偿完之后的偏差值为27t-26t-25t-24t-23t-22t-2t-t＝t,收敛到最小步长内，实际上对于补偿范围内的任意偏差，此阵列都能收敛到最小步长。
3.但是传统结构没有考虑mos电容阵列失配的影响，实际芯片设计与制造中，各mos电容都会产生随机的失配从而偏离原设定值，相邻mos电容的大小将不再满足严格的两倍关系，这将导致各mos电容延时调整步长与原值间产生δt
mis
的偏移，此偏移绝对值大小与对应mos电容的补偿有一定比例关系，步长越大的mos电容，δt
mis
绝对值也就越大，但是δt
mis
的符号是随机的(可正可负)，考虑这一影响后，从最低到最高位实际步长为t、2t+δt
mis2
、22t+δt
mis3
、23t+δt
mis4
、24t+δt
mis5
、25t+δt
mis6
、26t+δt
mis7
。若还是最大范围偏差最大范围偏差27t，收敛完成后偏差值为t+δt
mis7-δt
mis6-δt
mis5-δt
mis4-δt
mis3-δt
mis2
，由于每一个δt
mis
的符号并不确定，在极端情况下，补偿完之后采样时刻偏差为t+|δt
mis7
|+|δt
mis6
|+|δt
mis5
|+|δt
mis4
|+|δt
mis3
|+|δt
mis2
|，远远偏离目标收敛值，极大损害整个系统的性能。


技术实现要素：

4.针对上述问题，本发明提出了一种新型的用于时间交织adc采样时刻偏差校准的模拟域补偿电路，引入冗余位mos电容，mos电容阵列产生失配时，越大的mos电容其失配对整体收敛的影响也将越大，本发明通过冗余位mos电容消除后续mos电容的影响，将失配部分补偿回来，最终实现采样时刻偏差的精确收敛。
5.本发明的技术方案是：
6.一种用于时间交织adc的模拟域补偿电路，用于adc采样时刻偏差校准，其中adc输
出数据输入到数字校准模块，由数字校准模块产生数字控制码反馈到时钟产生模块中的模拟域补偿电路的对应补偿位来调节采样时刻偏差，时钟产生模块用于为adc提供时钟信号；其特征在于，所述模拟域补偿电路包括第一反相器inv1、第二反相器inv2、第一mos电容m1、第二mos电容m2、第三mos电容m3、第四mos电容m4、第五mos电容m5、第六mos电容m6、第七mos电容m7、第八mos电容m8；其中第一mos电容m1、第二mos电容m2、第三mos电容m3、第四mos电容m4、第五mos电容m5、第六mos电容m6、第七mos电容m7、第八mos电容m8的栅极全部连接构成mos电容阵列，每个mos电容的源漏极互连后接由数字校准模块产生的数字控制码(d1-d8)，具体为第一mos电容m1的源漏极接第一数字控制码字(d1)，第二mos电容m2的源漏极接第二数字控制码字(d2)，第三mos电容m3的源漏极接第三数字控制码字(d3)，第四mos电容m4的源漏极接第四数字控制码字(d4)，第五mos电容m5的源漏极接第五数字控制码字(d5)，第六mos电容m6的源漏极接第六数字控制码字(d6)，第七mos电容m7的源漏极接第七数字控制码字(d7)，第八mos电容m8的源漏极接第八数字控制码字(d8)；
7.第一反相器inv1的输入端接前级时钟信号，其输出端接mos电容阵列的栅极和第二反相器inv2的输入端，第二反相器inv2的输出端接后级时钟通路；
8.所述第五mos电容m5为冗余位电容，与第六mos电容m6大小相同。
9.本发明将第五mos电容m5作为冗余位电容，与其余mos电容并联，栅极接第一反相器inv1的输出端以及第二反相器inv1输入端，源极与漏极短接，然后接数字控制码字d5，其大小与第六mos电容m6相等。mos电容阵列产生失配时，越大的mos电容其失配对整体收敛的影响也将越大，因此本发明将冗余位mos电容放在第五mos电容m5处以消除第八、第七、第六mos电容(m8、m7、m6)的影响。若第八、第七、第六mos电容(m8、m7、m6)出现较大失配，引入的冗余位第五mos电容m5可以将这一部分失配补偿回来，最终实现采样时刻偏差的精确收敛。本发明提出的结构从最低到最高位实际步长为t、2t+δt
mis2
、22t+δt
mis3
、23t+δt
mis4
、24t+δt
mis5
、24t+δt
mis6
、25t+δt
mis7
、26t+δt
mis8
。已知步长越大的位δt
mis
越大，步长小的位相对来说δt
mis
可以忽略，为简化分析，先分析d8、d7、d6这三轮的补偿。不论任何输入，这三轮补偿后δt
mis
带来的影响最大为|δt
mis8
|+|δt
mis7
|+|δt
mis6
|，此时就算前三轮补偿的是最大的采样时刻误差27t，前三轮补偿之后剩余的误差为24t+|δt
mis8
|+|δt
mis7
|+|δt
mis6
|，无冗余位时，后续剩余的补偿轮次步长分别为23t、22t、2t、t，补偿范围为(-24t，24t)，不足以校准剩余的误差，而有冗余位时，后续剩余的补偿轮次步长分别为24t、23t、22t、2t、t，补偿范围为(-25t，25t)，完全覆盖住此时的误差范围，实现收敛。因此，冗余位的添加保证了在实际电容阵列出现失配的情况下采样时刻误差也能精准收敛。
10.本发明的有益效果是：采用并联的mos电容阵列作为可变电容来调节时间交织adc各通道的采样时刻，通过对mos电容阵列编码时引入第五mos电容m5作为冗余位，有效的实现了时间交织adc采样时刻偏差的精准补偿；本发明最大的创新点是冗余位电容第五mos电容m5的添加，传统补偿电路电容阵列之间需要满足严格的比例关系才能保证补偿之后的采样时刻偏差能够精准收敛，然而实际芯片中由于版图布局以及工艺偏差，电容阵列之间的倍数关系难以保证，冗余位电容给这些问题留出了裕度，有效的解决了这一问题。
附图说明
11.图1为时间交织adc采样时刻偏差补偿方法示意图；
12.图2为传统模拟域补偿电路；
13.图3为本发明提出的模拟域补偿电路。
具体实施方式
14.下面结合附图，详细描述本发明的技术方案：
15.时间交织adc采样时刻偏差的补偿方法如图1所示，每一轮的校准过程中，数字校准模块采集时间交织adc的输出数据并利用相关算法对数据进行处理后得到采样时刻偏差需要补偿的方向(向前或向后延时)，然后再生成相应的数字控制码反馈到时钟产生模块中的模拟域补偿电路的对应补偿位(如图2d7)来调节采样时刻偏差，此时一轮的补偿就此完毕。图2是普通的模拟域补偿电路，它相邻mos电容的大小存在两倍关系，mos电容阵列一共包含7位，因此使用此电路进行补偿时，一共需要7轮，顺序是从d7补偿到d1，d1补偿完成后，采样时刻偏差将会收敛到预期值。但是实际中电容阵列间存在失配，不能满足严格的2倍关系，考虑此影响，传统的补偿电路结构难以收敛到预期值。
16.本发明提出一种用于时间交织adc采样时刻偏差校准的模拟域补偿电路，包括第一反相器inv1、第二反相器inv2、第一mos电容m1、第二mos电容m2、第三mos电容m3、第四mos电容m4、第五mos电容m5、第六mos电容m6、第七mos电容m7、第八mos电容m8，其特征在于，第五mos电容m5是作为冗余位电容出现，与第六mos电容m6大小相同，都包含16个子单位mos电容。
17.第一反相器inv1的输入端接前级输出时钟，输出端接电容mos电容阵列栅极以及第二反相器inv1输入端；
18.第二反相器inv2的输入端接第一反相器inv1的输出端以及mos电容阵列栅极，输出端接后级时钟通路；
19.第一mos电容m1栅极接第一反相器inv1的输出端以及第二反相器inv1输入端，源极与漏极短接，然后接第一数字控制码字d1；
20.第二mos电容m2栅极接第一反相器inv1的输出端以及第二反相器inv1输入端，源极与漏极短接，然后接第二数字控制码字d2；
21.第三mos电容m3栅极接第一反相器inv1的输出端以及第二反相器inv1输入端，源极与漏极短接，然后接第三数字控制码字d3；
22.第四mos电容m4栅极接第一反相器inv1的输出端以及第二反相器inv1输入端，源极与漏极短接，然后接第四数字控制码字d4；
23.第五mos电容m5栅极接第一反相器inv1的输出端以及第二反相器inv1输入端，源极与漏极短接，然后接第五数字控制码字d5；
24.第六mos电容m6栅极接第一反相器inv1的输出端以及第二反相器inv1输入端，源极与漏极短接，然后接第六数字控制码字d6；
25.第七mos电容m7栅极接第一反相器inv1的输出端以及第二反相器inv1输入端，源极与漏极短接，然后接第七数字控制码字d7；
26.第八mos电容m8栅极接第一反相器inv1的输出端以及第二反相器inv1输入端，源极与漏极短接，然后接第八数字控制码字d8；
27.时间交织adc采样时刻偏差的补偿方法如图1所示，每一轮的校准过程中，数字校
准模块采集时间交织adc的输出数据并利用相关算法对数据进行处理后得到采样时刻偏差需要补偿的方向(向前或向后延时)，然后再生成相应的数字控制码反馈到时钟产生模块中的模拟域补偿电路的对应补偿位(如图2d7)来调节采样时刻偏差，此时一轮的补偿就此完毕。图2是普通的模拟域补偿电路，它相邻mos电容的大小存在两倍关系，mos电容阵列一共包含7位，因此使用此电路进行补偿时，一共需要7轮，顺序是从第七数字控制码字d7控制的第七mos电容m7补偿到第一数字控制码字d1控制的第一mos电容m1，第一mos电容m1补偿完成后，采样时刻偏差将会收敛到预期值。但是实际中电容阵列间存在失配，不能满足严格的2倍关系，考虑此影响，传统的补偿电路结构难以收敛到预期值。
28.为了避免传统电路结构收敛不到预期值的问题，本发明采用新型的用于时间交织adc采样时刻失配的模拟域补偿电路，将第五mos电容m5作为冗余位电容，与其余mos电容并联，栅极接第一反相器inv1的输出端以及第二反相器inv1输入端，源极与漏极短接，然后接第五数字控制码字d5，解决了第八、第七、第六mos电容(m8、m7、m6)失配的影响，从而提高了此补偿电路的精度，实现采样时刻偏差的精确收敛。
29.综上所述，本发明针对传统时间交织adc采用时刻偏差模拟域补偿电路电容阵列失配而导致最终补偿精度差，采样时刻偏差不能精准收敛的问题，提出了使用冗余位来消除电容阵列失配影响的新型模拟域补偿电路结构，将第五mos电容m5作为冗余位电容，与其余mos电容并联，有效消除了电容阵列失配的影响保证了模拟域补偿电路的收敛精度。