技术特征：
1.一种全加器，其特征在于，包括：第一异或电路、第二异或电路、进位电路；所述第一异或电路用于接入第一求和信号和第二求和信号，所述第一异或电路包括两组比较电路，第一组所述比较电路用于在第一求和信号不等于第二求和信号时，将第一异或信号上拉为高电平，第二组所述比较电路在第一求和信号的反向信号不等于第二求和信号时，将第一异或信号下拉为低电平；所述比较电路包括第一mos管和第二mos管，所述第一mos管的栅极与所述第二mos管的源极连接，并作为所述比较电路的第一输入端，所述第一mos管的源极与所述第二mos管的栅极连接，并作为所述比较电路的第二输入端，所述第一mos管的漏极与所述第二mos管的漏极连接，作为所述比较电路的输出端；所述第二异或电路，用于对所述第一异或信号以及进位输入信号进行异或计算，输出求和信号；所述进位电路用于根据第一求和信号和第二求和信号中的一个、进位输入信号以及所述第一异或信号进行计算，输出进位输出信号。2.根据权利要求1所述的全加器，其特征在于，第一组所述比较电路中的mos管为pmos管，在第一求和信号不等于第二求和信号时，通过所述第一求和信号和所述第二求和信号中的低电平信号控制pmos管导通，并通过所述第一求和信号和所述第二求和信号中的高电平信号将第一组所述比较电路的输出上拉为高电平。3.根据权利要求1所述的全加器，其特征在于，第二组所述比较电路中的mos管为nmos管，在第一求和信号的反向信号不等于第二求和信号时，通过所述第一求和信号的反向信号和所述第二求和信号中的高电平信号控制nmos管导通，并通过所述第一求和信号的反向信号和所述第二求和信号中的低电平信号将第二组所述比较电路的输出下拉为低电平。4.根据权利要求1所述的全加器，其特征在于，所述全加器还包括：第一反向电路，所述第一反向电路的用于输入第一求和信号，输出所述第一求和信号的反向信号。5.根据权利要求1所述的全加器，其特征在于，所述第二异或电路的结构与所述第一异或电路的结构相同。6.根据权利要求5所述的全加器，其特征在于，所述全加器还包括：第二反向电路，所述第二反向电路的用于输入进位输入信号，输出所述进位输入信号的反向信号。7.根据权利要求1所述的全加器，其特征在于，所述进位电路包括：同或判断支路、异或判断支路；所述同或判断支路的控制端接入所述第一异或信号的反向信号，第一输入端接入所述第一求和信号和所述第二求和信号中的一个，第二输入端接入所述进位输入信号；所述异或判断支路的控制端接入所述第一异或信号，第一输入端接入所述进位输入信号，第二输入端接入所述第一求和信号和所述第二求和信号中的一个。8.根据权利要求7所述的全加器，其特征在于，所述进位电路还包括：第三反向电路，用于输入所述第一异或信号，输出所述第一异或信号的反向信号。9.根据权利要求7所述的全加器，其特征在于，所述异或判断支路包括：第三nmos管和第三pmos管；所述第三nmos管的源极接入所述第一求和信号和所述第二求和信号中的一个，所述第三pmos管的源极接入所述进位输入信号；
所述第三nmos管的栅极和所述第三pmos管的栅极连接，作为所述异或判断支路的控制端，接入所述第一异或信号；所述第三nmos管的漏极和所述第三pmos管的漏极连接，作为所述异或判断支路的输出端。10.根据权利要求7所述的全加器，其特征在于，所述同或判断支路包括：第四nmos管和第四pmos管；所述第四nmos管的源极接入所述进位输入信号，所述第四pmos管的源极接入所述第一求和信号和所述第二求和信号中的一个；所述第四nmos管的栅极和所述第四pmos管的栅极连接，作为所述同或判断支路的控制端，接入所述第一异或信号的反向信号；所述第四nmos管的漏极和所述第四pmos管的漏极连接，作为所述同或判断支路的输出端。
技术总结
本实用新型实施例提供一种全加器，包括：第一异或电路、第二异或电路、进位电路；第一异或电路用于接入第一求和信号和第二求和信号，第一异或电路包括两组比较电路，第一组所述比较电路用于在第一求和信号不等于第二求和信号时，将第一异或信号上拉为高电平，第二组所述比较电路在第一求和信号的反向信号不等于第二求和信号时，将第一异或信号下拉为低电平；第二异或电路，用于对第一异或信号以及进位输入信号进行异或计算，输出求和信号；进位电路用于根据第一求和信号和第二求和信号中的一个、进位输入信号以及第一异或信号进行计算，输出进位输出信号。输出进位输出信号。输出进位输出信号。
技术研发人员：ꢀ(74)专利代理机构
受保护的技术使用者：北京源启先进微电子有限公司
技术研发日：2021.03.31
技术公布日：2021/10/15