一种芯片pcb封装结构
技术领域
1.本实用新型涉及pcb的封装，尤指一种芯片pcb封装结构。
背景技术：
2.芯片封装起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接，同时芯片的散热和锡焊在封装中也十分重要，以qfn芯片封装为例，由于qfn封装具有良好的电和热性能、体积小、重量轻，其应用正在快速增长。
3.该qfn芯片应用于电源方面，在qfn元件底部有几块不规则的大面积与部分i/o焊端相连的裸露焊端用来导热，外围四周有实现电气连接的i/o焊端(引脚)，i/o焊端是有裸露在元件侧面的部分。
4.由于该qfn芯片的引脚焊盘与底部裸露焊盘是直接进行连接的(是作为一个整体存在的)，裸露焊盘面积相对引脚焊盘的面积要大很多，所以在回流焊时，芯片引脚上的焊锡会被裸露焊盘上的锡膏吸附过去，从而造成芯片引脚缺焊、虚焊、漏焊等焊接不均、不良现象，同时还要解决芯片的散热问题。
技术实现要素：
5.本实用新型所要解决的技术问题是因为芯片裸露焊盘的尺寸较大，相应的锡膏层区域也会较大，锡膏就会越多，在回流焊时由于锡膏受热，可能会将芯片托起，影响芯片焊接效果，并且还会将引脚焊盘上的锡膏吸走，导致引脚焊接不良情况。
6.解决上述技术问题的技术方案是：
7.提供一种芯片pcb封装结构，所述封装结构的芯片焊盘包括引脚焊区和芯片焊区，所述芯片焊区包括阻焊区域和裸露焊盘区域，所述阻焊区域联通所述引脚焊区，所述裸露焊盘区域与所述引脚焊区的间距不小于所述引脚焊区长度的一半。
8.作为本实施例一较佳实施方式，所述裸露焊盘区域与所述引脚焊区相隔距离不小于0.3mm。
9.作为本实施例一较佳实施方式，所述引脚焊区的长度不小于0.6mm。
10.作为本实施例一较佳实施方式，所述引脚焊区与所述裸露焊盘区域通过pcb板的布线层电连接。
11.作为本实施例一较佳实施方式，所述裸露焊盘区域被划分为多个，相邻之间通过所述阻焊区域隔开。
12.本实用新型的有益效果为：
13.本实用新型通过将芯片焊区分为阻焊区域和裸露焊盘区域，所述阻焊区域联通所述引脚焊区，并且所述裸露焊盘区域与所述引脚焊区的间距不小于所述引脚焊区长度的一半。由于在回流焊时由于锡膏受热，可能会将芯片托起，影响芯片焊接效果，所以将芯片焊
区的膏层区域适量减小，在锡膏受热流动的性能下，并不影响焊接效果，而引脚焊盘通过阻焊区域已经独立于裸露焊盘，引脚焊区上的锡膏不会与裸露焊盘区域的锡膏联通，也不会在回流焊中被裸露焊盘区域的锡膏吸走，所以引脚焊盘上的锡膏量并不会减少，不会导致引脚焊接不良情，解决了芯片引脚与中间焊盘相连时出现的缺焊、虚焊以及漏焊等不良现象。
附图说明
14.图1为本实用新型结构芯片焊区分布示意图。
15.图2为本实用新型引脚焊区的示意图。
16.图3为本实用新型阻焊区域和裸露焊盘区域的结构示意图。
具体实施方式
17.给出以下描述以使得本领域技术人员能够实施和使用本实用新型并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本实用新型并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。
18.在以下详细描述中，阐述了许多特定细节以提供对本实用新型的更透彻理解。然而，对于本领域技术人员显而易见的是，本实用新型的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本实用新型。
19.请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。
20.注意，在使用到的情况下，进一步地、较优地、更进一步地和更优地是在前述实施例基础上进行另一实施例阐述的简单起头，该进一步地、较优地、更进一步地或更优地后带的内容与前述实施例的结合作为另一实施例的完整构成。在同一实施例后带的若干个进一步地、较优地、更进一步地或更优地设置之间可任意组合的组成又一实施例。
21.以下结合附图和具体实施例对本实用新型作详细描述。注意，以下结合附图和具体实施例描述的诸方面仅是示例性的，而不应被理解为对本实用新型的保护范围进行任何限制。
22.名词解释：
23.qfn(quad flat no-leads package，方形扁平无引脚封装)，表面贴装型封装之一。qfn是日本电子机械工业会规定的名称。
24.i/o焊端：i/o(英文：input/output)，即输入/输出焊接端口。
25.vin：电源输入端；gnd：电源接地端。
26.请参阅图1、图2和图3，本实用新型提供一种芯片pcb封装结构，所述封装结构的芯片焊盘包括引脚焊区11和芯片焊区，所述芯片焊区包括阻焊区域121和裸露焊盘区域122，
所述阻焊区域121联通所述引脚焊区11，所述裸露焊盘区域122与所述引脚焊区11的间距不小于所述引脚焊区11长度的一半。本实用新型通过将芯片焊区分为阻焊区域121和裸露焊盘区域122，所述阻焊区域121联通所述引脚焊区11，并且所述裸露焊盘区域122与所述引脚焊区11的间距不小于所述引脚焊区11长度的一半。由于在回流焊时由于锡膏受热，可能会将芯片托起，影响芯片焊接效果，所以将芯片焊区的膏层区域适量减小，在锡膏受热流动的性能下，并不影响焊接效果，而引脚焊盘已经独立于裸露焊盘，引脚焊区11上的锡膏不会与裸露焊盘区域122的锡膏联通，也不会在回流焊中被裸露焊盘区域122的锡膏吸走，所以引脚焊盘上的锡膏量并不会减少，不会导致引脚焊接不良情，解决了芯片引脚与中间焊盘相连时出现的缺焊、虚焊以及漏焊等不良现象。在本实施例中，首先将该芯片封装尺寸确定，由于芯片的裸露焊盘形状不规则，所以将芯片的裸露焊盘分成两部分，一部分是引脚；另一部分是芯片中间的芯片焊区。
27.进一步的，先确定周围引脚焊盘尺寸，并依据尺寸在pcb上制作出来。
28.又进一步的，以qfn芯片为例，依照qfn芯片的裸露焊盘的尺寸绘制开窗区域即阻焊区域121画出裸露焊盘的形状，且阻焊区域121裸露焊盘尺寸连通相连的引脚焊盘尺寸，目的是在pcb板上裸露出和qfn芯片芯片焊区相同区域。
29.更进一步的，由于引脚焊区11(引脚焊盘)是单独制作的，所以已经限定了锡膏层的大小和区域，只需要确定芯片焊区的锡膏层区域及大小。
30.再进一步的，确定芯片焊区的锡膏层大小，使锡膏层大小不超过阻焊区域121大小，并且芯片焊区的锡膏层与引脚焊区11的间距≥该引脚焊区11长度的1/2。本实施例中，引脚焊区11的长度为0.6mm，进一步的，芯片焊区锡膏层边到引脚焊区11≥0.3mm。需要注意的是，所述的锡膏层即裸露焊盘区域122，在未涂覆锡膏时被描述为裸露焊盘区域122，在涂覆锡膏后被描述为锡膏层。
31.再进一步的，由于该芯片的电气属性已经确定，将相同属性的引脚焊盘(引脚焊区11)与中间裸露焊盘(裸露焊盘区域122)通过布线层电连接，目的是使中间裸露焊盘与pcb板连接并且增加散热面积，使器件散热效果更好。
32.进一步的，由于已经限定了裸露焊盘的阻焊区域121和裸露焊盘区域122上锡膏层的大小，引脚焊盘的锡膏层已经独立于裸露焊盘，并且大小可确定不会影响焊接效果也不会被裸露焊盘吸附。
33.由于裸露焊盘区域122的尺寸较大，相应的锡膏层区域也会较大，锡膏就会越多，在回流焊时由于锡膏受热，可能会将芯片托起，影响芯片焊接效果。所以将裸露焊盘区域122划分后单个区域大小适量减小，在锡膏受热流动的性能下，并不影响焊接效果。而引脚焊盘已经独立于芯片的裸露焊盘，不会在回流焊时，锡膏成为流体发生流体吸附的现象，所以引脚焊盘上的锡膏量不会被裸露焊盘区域122的锡膏吸附走，所以并不会减少，不会导致引脚焊接不良情况。
34.由图3可知，所述裸露焊盘区域122被划分为多个，相邻之间通过所述阻焊区域121隔开。
35.以上结合附图实施例对本实用新型进行了详细说明，本领域中普通技术人员可根据上述说明对本实用新型做出种种变化例。因而，实施例中的某些细节不应构成对本实用新型的限定，本实用新型将以所附权利要求书界定的范围作为本实用新型的保护范围。