一种用于PCIIS智能一体化系统的CCL信号采集电路的制作方法

一种用于pciis智能一体化系统的ccl信号采集电路
技术领域
1.本实用新型属于电子技术领域，具体涉及一种ccl信号采集电路。


背景技术：

2.套管节箍定位器的信号采集，在测量井中钢质套管接箍位置时是十分必要的，井中管柱在结构、厚度上的变化以及变形，孔眼、裂缝的产生，都是通过套管节箍定位器的信号反馈，现有技术中套管节箍定位器的信号手段单一，准确性差，给井中管柱情况的检测带来不便。


技术实现要素：

3.针对现有技术中的上述不足，本实用新型提供的一种用于pciis智能一体化系统的ccl信号采集电路解决了现有技术中存在的问题，其中ccl为casing collar locator的简称中文名称为“套管节箍定位器”4.为了达到上述发明目的，本实用新型采用的技术方案为：一种用于pciis智能一体化系统的ccl信号采集电路，包括电阻r160，所述电阻r160的一端分别与电容c103的一端和ccl+接点连接，其另一端分别与电容c115的一端和接点ccl-接点连接，所述ccl+接点与ccl信号的正输出连接，所述ccl-接点与ccl信号的负信号连接；
5.所述电容c103的另一端通过电阻r87分别与电容c106的一端、电阻r99的一端、tvs二极管芯片u37的第1引脚和电阻r88的一端连接，所述电容c115的另一端通过电阻r117分别与电容c113的一端、电阻r112的一端和tvs二极管芯片u37的第3引脚连接，所述电容c106的另一端分别与电容c113的另一端、电阻r99的另一端和电阻r112的另一端连接，所述tvs二极管芯片u37的第4引脚和第6引脚均接地，所述电阻r88的另一端和电阻r120的另一端分别连接至放大器芯片u36a的+ina引脚和-ina引脚，所述放大器芯片u36a的+vs引脚与+3.3接点连接，其cs引脚和-vs引脚均接地，其a0引脚、a1引脚、a2引脚和sdn引脚分别连接至ccl_a0接点、ccl_a1接点、ccl_a2接点和ccl_en接点连接，其outa引脚分别与电阻r106的一端和电阻r141的一端连接，其ref引脚分别与电阻r96的一端、放大器u36b的out引脚和电阻r147的一端连接，所述电阻r106的另一端分别与放大器r96的另一端和放大器u36b的in-引脚连接，所述ccl_a0接点、ccl_a1接点、ccl_a2接点和ccl_en接点均连接至外部控制芯片的io口，所述+3.3接点与+3.3v电压连接；
6.所述电阻r141的另一端分别与电阻r135的一端和放大器芯片u24的ina-引脚连接；所述放大器芯片u24的out引脚分别与电阻r135的另一端和电阻r143的一端连接，其ina+引脚与电阻r147的另一端连接，其gnd引脚接地，其vcc引脚与+3.3接点连接，其outb引脚分别与电容c118的一端和放大器芯片u21的ina+引脚连接，其inb-引脚和outb引脚连接，其inb+引脚通过电阻r144分别与电容c118的另一端和电阻r143的另一端连接；
7.所述放大器芯片u21的outa引脚分别与其ina-引脚、电阻r140的一端和电阻r128的一端连接，其gnd引脚接地，其vcc引脚与+3.3接点连接，起outb引脚分别与电阻r131的一
端和电阻r132的一端连接，其inb-引脚分别与电阻r140的另一端和电阻r131的另一端连接，其inb+引脚通过电阻r145与1.25va连接；
8.所述电阻r128的另一端分别与接地电容c127和ccl_vp1接点连接，所述电阻r132的另一端分别与接地电容c128和ccl_vn1接点连接，所述ccl_vp1接点和ccl_vn1接点均连接至外部控制芯片的io口。
9.进一步地，所述tvs二极管芯片u37所采用的型号为sms05t1g。
10.进一步地，所述放大器芯片u36a所采用的型号为ad8231acpz。
11.进一步地，所述放大器u36b所采用的型号为ad8231acpz。
12.进一步地，所述放大器芯片u24所采用的芯片为ad8629armz。
13.进一步地，所述放大器芯片u24所采用的芯片为ad8629armz。
14.本实用新型的有益效果为：ccl+和ccl-之间为毫伏信号，通过控制程控运放ad8231a放大后，再经运放ad8629转成差分信号送入stm32f103zet6的ad管脚采集，面对井下复杂的情况准确性高，减少信号的误报和漏报。
附图说明
15.图1为本实用新型提出的一种用于pciis智能一体化系统的ccl信号采集电路图。
具体实施方式
16.下面对本实用新型的具体实施方式进行描述，以便于本技术领域的技术人员理解本实用新型，但应该清楚，本实用新型不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本实用新型的精神和范围内，这些变化是显而易见的，一切利用本实用新型构思的发明创造均在保护之列。
17.下面结合附图详细说明本实用新型的实施例。
18.如图1所示，一种用于pciis智能一体化系统的ccl信号采集电路，包括电阻r160，所述电阻r160的一端分别与电容c103的一端和ccl+接点连接，其另一端分别与电容c115的一端和接点ccl-接点连接，所述ccl+接点与ccl信号的正输出连接，所述ccl-接点与ccl信号的负信号连接；
19.所述电容c103的另一端通过电阻r87分别与电容c106的一端、电阻r99的一端、tvs二极管芯片u37的第1引脚和电阻r88的一端连接，所述电容c115的另一端通过电阻r117分别与电容c113的一端、电阻r112的一端和tvs二极管芯片u37的第3引脚连接，所述电容c106的另一端分别与电容c113的另一端、电阻r99的另一端和电阻r112的另一端连接，所述tvs二极管芯片u37的第4引脚和第6引脚均接地，所述电阻r88的另一端和电阻r120的另一端分别连接至放大器芯片u36a的+ina引脚和-ina引脚，所述放大器芯片u36a的+vs引脚与+3.3接点连接，其cs引脚和-vs引脚均接地，其a0引脚、a1引脚、a2引脚和sdn引脚分别连接至ccl_a0接点、ccl_a1接点、ccl_a2接点和ccl_en接点连接，其outa引脚分别与电阻r106的一端和电阻r141的一端连接，其ref引脚分别与电阻r96的一端、放大器u36b的out引脚和电阻r147的一端连接，所述电阻r106的另一端分别与放大器r96的另一端和放大器u36b的in-引脚连接，所述ccl_a0接点、ccl_a1接点、ccl_a2接点和ccl_en接点均连接至外部控制芯片的io口，所述+3.3接点与+3.3v电压连接；
20.所述电阻r141的另一端分别与电阻r135的一端和放大器芯片u24的ina-引脚连接；所述放大器芯片u24的out引脚分别与电阻r135的另一端和电阻r143的一端连接，其ina+引脚与电阻r147的另一端连接，其gnd引脚接地，其vcc引脚与+3.3接点连接，其outb引脚分别与电容c118的一端和放大器芯片u21的ina+引脚连接，其inb-引脚和outb引脚连接，其inb+引脚通过电阻r144分别与电容c118的另一端和电阻r143的另一端连接；
21.所述放大器芯片u21的outa引脚分别与其ina-引脚、电阻r140的一端和电阻r128的一端连接，其gnd引脚接地，其vcc引脚与+3.3接点连接，起outb引脚分别与电阻r131的一端和电阻r132的一端连接，其inb-引脚分别与电阻r140的另一端和电阻r131的另一端连接，其inb+引脚通过电阻r145与1.25va连接；
22.所述电阻r128的另一端分别与接地电容c127和ccl_vp1接点连接，所述电阻r132的另一端分别与接地电容c128和ccl_vn1接点连接，所述ccl_vp1接点和ccl_vn1接点均连接至外部控制芯片的io口。
23.所述tvs二极管芯片u37所采用的型号为sms05t1g；所述放大器芯片u36a所采用的型号为ad8231acpz；所述放大器u36b所采用的型号为ad8231acpz；所述放大器芯片u24所采用的芯片为ad8629armz；所述放大器芯片u24所采用的芯片为ad8629armz。
24.ccl+和ccl-之间为毫伏信号，通过控制程控运放ad8231a放大后，再经运放ad8629转成差分信号送入stm32f103zet6的ad管脚采集。