射频电平指示器的制作方法

射频电平指示器
1.相关申请的交叉引用
2.本专利文献要求于2021年6月17日提交的、发明名称为“radio frequency level indicator”[射频电平指示器]的美国专利申请第17/351,192号和2021年2月23日提交的、发明名称为“radio frequency level indicator”[射频电平指示器]的美国临时申请第63/152,839号的优先权和权益。上述专利申请的全部内容通过引用并入，作为本专利文献的披露内容的一部分。
技术领域
[0003]
本文描述的主题涉及rf电平指示器，并且更具体地涉及提供改进的采样性能的rf电平指示器电路。


背景技术：

[0004]
具有可变增益的lna电路的接收器电路由于例如可能使lna电路的输出饱和的阻塞信号而受到影响。接收器电路对lna输出的采样能力不足，无法正确控制lna电路的增益，导致lna增益不足，从而增加接收器输出中的噪声，或者导致增益过高，从而使lna输出削波。


技术实现要素：

[0005]
一个创造性的方面在于一种射频(rf)接收器电路，包括：可变增益放大器，所述可变增益放大器被配置为接收输入rf信号，并基于所述输入rf信号来生成经放大的rf信号，其中所述可变增益放大器的增益是可变的；以及，rf电平指示器电路，所述rf电平指示器电路被配置为以非周期性采样间隔对经放大的rf信号进行采样以生成多个采样的rf信号，并将所述采样的rf信号与一个或多个阈值进行比较以生成多个比较结果信号，其中，所述可变增益放大器的所述增益至少部分地基于所述比较结果信号来确定。
[0006]
在一些实施例中，响应于指示所述经放大的rf信号超出范围的比较结果信号，减小所述可变增益放大器的所述增益。
[0007]
在一些实施例中，所述rf接收器电路进一步包括采样时钟发生器，所述采样时钟发生器被配置为基于周期性参考时钟来生成采样时钟，其中，所述rf电平指示器电路被配置为响应于所述采样时钟的一系列脉冲中的每个脉冲而生成所述采样的rf信号。
[0008]
在一些实施例中，所述采样时钟是非周期性的。
[0009]
在一些实施例中，所述采样时钟的所述脉冲具有基本上相同的持续时间。
[0010]
在一些实施例中，从第一采样时间到第一后一连续采样时间的最大持续时间与从第二采样时间到第二后一连续采样时间的最小持续时间之间的差值小于所述周期性参考时钟的周期的1/2。
[0011]
在一些实施例中，所述rf接收器电路进一步包括：混频器，所述混频器被配置为接收所述经放大的rf信号并基于所述经放大的rf信号来生成基带信号；滤波器，所述滤波器
被配置为接收所述基带信号并基于来自所述混频器的所述基带信号来生成经滤波的基带信号；模数转换器，所述模数转换器被配置为接收所述经滤波的基带信号并基于所述经滤波的基带信号来生成所述经滤波的基带信号的数字版本；以及，控制器，所述控制器被配置为接收所述经滤波的基带信号的所述数字版本。
[0012]
在一些实施例中，所述控制器被配置为选择性地使所述rf电平指示器电路生成所述比较结果信号或不生成所述比较结果信号。
[0013]
在一些实施例中，所述控制器被配置为在所述可变增益放大器接收对信息包的一个或多个前置位进行编码的信息时选择性地使所述rf电平指示器电路生成所述比较结果信号。
[0014]
在一些实施例中，所述控制器被配置为在所述可变增益放大器不再接收对所述信息包的所述前置位进行编码的信息之后选择性地使所述rf电平指示器电路不生成所述比较结果信号。
[0015]
另一个创造性的方面在于一种使用射频(rf)接收器电路的方法，所述rf接收器电路包括可变增益放大器以及rf电平指示器电路，其中，所述可变增益放大器的增益是可变的，所述方法包括：利用所述可变增益放大器，接收输入rf信号；利用所述可变增益放大器，基于所述输入rf信号来生成经放大的rf信号；利用所述rf电平指示器电路，以非周期性采样间隔来对所述经放大的rf信号进行采样以生成多个采样的rf信号；以及，利用所述rf电平指示器电路，将所述采样的rf信号与一个或多个阈值进行比较以生成多个比较结果信号，其中，所述可变增益放大器的所述增益至少部分地基于所述比较结果信号来确定。
[0016]
在一些实施例中，所述方法进一步包括响应于指示所述经放大的rf信号超出范围的比较结果信号，减小所述可变增益放大器的所述增益。
[0017]
在一些实施例中，所述rf接收器电路进一步包括采样时钟发生器，并且所述方法进一步包括：利用所述采样时钟发生器，基于周期性参考时钟来生成采样时钟；以及，利用所述rf电平指示器电路，响应于所述采样时钟的一系列脉冲中的每个脉冲而生成所述采样的rf信号。
[0018]
在一些实施例中，所述采样时钟是非周期性的。
[0019]
在一些实施例中，所述采样时钟的所述脉冲具有基本上相同的持续时间。
[0020]
在一些实施例中，从第一采样时间到第一后一连续采样时间的最大持续时间与从第二采样时间到第二后一连续采样时间的最小持续时间之间的差值小于所述周期性参考时钟的周期的1/2。
[0021]
在一些实施例中，所述rf接收器电路进一步包括混频器、滤波器、模数转换器、以及控制器，所述方法进一步包括：利用所述混频器，接收所述经放大的rf信号；利用所述混频器，基于所述经放大的rf信号来生成基带信号；利用所述滤波器，接收所述基带信号；利用所述滤波器，基于来自所述混频器的所述基带信号来生成经滤波的基带信号；利用所述模数转换器，接收所述经滤波的基带信号；利用所述模数转换器，基于所述经滤波的基带信号来生成所述经滤波的基带信号的数字版本；以及，利用所述控制器，接收所述经滤波的基带信号的所述数字版本。
[0022]
在一些实施例中，所述方法进一步包括：利用所述控制器来选择性地使所述rf电平指示器电路生成所述比较结果信号或不生成所述比较结果信号。
[0023]
在一些实施例中，所述方法进一步包括：利用所述控制器来在所述可变增益放大器接收对信息包的一个或多个前置位进行编码的信息时选择性地使所述rf电平指示器电路生成所述比较结果信号。
[0024]
在一些实施例中，所述方法进一步包括：利用所述控制器来在所述可变增益放大器不再接收对所述信息包的所述前置位进行编码的信息之后选择性地使所述rf电平指示器电路不生成所述比较结果信号。
附图说明
[0025]
包含在本说明书中并构成其一部分的附图示出了本文公开的主题的某些方面，并且与描述一起帮助解释与所公开的实施方式相关联的一些原理。
[0026]
图1是具有lna电路的接收器电路的实施例的示意图。
[0027]
图2是rf电平指示器电路的实施例的示意图。
[0028]
图3是展示图2的rf电平指示器电路的功能的波形图。
[0029]
图4是可变延迟采样脉冲发生器的实施例的示意图。
[0030]
图5是展示图4的采样脉冲发生器的功能的波形图。
[0031]
图6是可变时钟延迟电路的实施例的示意图。
[0032]
图7是延迟选择电路的实施例的示意图。
[0033]
图8是展示使用图7的延迟选择电路的图6的可变时钟延迟电路的功能的波形图。
[0034]
在实际中，相似的附图标记表示相似的结构、特征或要素。
具体实施方式
[0035]
本文结合附图阐述了本发明的特定实施例。
[0036]
本文给出了各种细节，因为它们涉及某些实施例。然而，本发明也可以以与本文描述的方式不同的方式来实施。在不脱离本发明的情况下，本领域技术人员可以对所讨论的实施例进行修改。因此，本发明不限于本文公开的特定实施例。
[0037]
本文参照某些实施例描述了提供出色的rf信号采样性能的射频电平指示器(rfli)电路的电路特征。如下文更详细讨论的，rfli电路能够快速采样rf输入以确定rf输入的幅度是否超过阈值。另外，rfli电路在较宽的输入带宽内提供良好的采样性能。rfli电路的一些特征在附图中展示。图1展示了具有lna电路的接收器电路的实施例。图2和3展示了rf电平指示器电路的实施例及其功能。图4和5展示了可变延迟采样脉冲发生器及其功能。图6-8展示了可变时钟延迟电路及其功能。
[0038]
图1是接收器电路100的实施例的示意图，该接收器电路100具有可变增益lna电路110、从振荡器(lo)130接收振荡器信号的混频器120、低通滤波器(lpf)140、可变增益放大器(vga)150、模数转换器(adc)160、控制器170、rfli电路180、以及增益控制190。
[0039]
可变增益低噪声放大器110被配置为接收用低频信息信号调制的高频载波信号。接收信号还可以包括与信息信号不同的阻塞信号(诸如无关信号)，其频率接近但在接收器的频率带宽之外，其中无关信号还调制高频载波信号。阻塞信号可以具有比信息信号更高的功率，并且可以以任何频率出现。如本领域技术人员所理解的，可变增益低噪声放大器110可以具有任何低噪声放大器或具有可变增益的放大器的特征。
[0040]
下文进一步详细讨论的rfli电路180被配置为确定来自可变增益低噪声放大器110的输出的最小值和/或最大值是否越过期望的范围阈值。响应于确定来自可变增益低噪声放大器110的输出的最小值和/或最大值越过期望的范围阈值，rfli电路180为增益控制电路190生成超出范围的信号。
[0041]
至少出于下文讨论的原因，rfli电路180能够快速采样rf输入以确定来自可变增益低噪声放大器110的输出的最小值和/或最大值是否越过期望的范围阈值。另外，至少出于下文讨论的原因，rfli电路180在宽输入带宽上提供良好的采样性能。
[0042]
因此，rfli电路180对于确定来自可变增益低噪声放大器110的输出的最小值和/或最大值是否越过期望的范围阈值(例如，由于阻塞信号)是特别有效的，例如，由于阻塞信号的结果，因为增益控制电路能够快速采样和修改可变增益低噪声放大器110的增益，并且至少对于处于或接近于载波信号的频率而言，具有独立于或基本上独立于可变增益低噪声放大器110的输出的频率的采样性能。
[0043]
例如，确定来自可变增益低噪声放大器的输出的最小值和/或最大值是否越过期望的范围阈值的常规方法可能很慢，例如需要数百个样本。确定来自可变增益低噪声放大器110的输出的最小值和/或最大值是否越过期望的范围阈值的其他常规方法对于特定频率失效。这对于具有未知频率的阻塞信号尤其成为问题。
[0044]
增益控制190被配置为生成用于低噪声放大器110的增益控制信号。例如，响应于从rfli电路180接收到超出范围信号，增益控制电路190可以降低可变增益低噪声放大器110的增益。
[0045]
例如，控制器170可以确定rfli电路180将用于调整可变增益低噪声放大器110的增益。例如，控制器170可以确定接收器电路100正在接收或将要接收具有在信息包的有效载荷数据比特之前接收到的多个前置位的信息包。控制器170可以使rfli电路180检测可变增益低噪声放大器110的输出是否移动到期望的范围之外，例如，在可变增益低噪声放大器110接收对前置位进行编码的信息时。在一些实施例中，一旦接收到一个或多个前置位，控制器170就使rfli电路180不再影响增益控制电路190。
[0046]
在一些实施例中，包括可变增益低噪声放大器110、rfli电路180和增益控制电路190的增益控制回路能够调节可变增益低噪声放大器110的增益，使得通过采样1、2、3、4、5、6、7、8、9、10、11、12、13、14、15或16个比特，可变增益低噪声放大器110的输出的最小值和/或最大值不越过期望的范围阈值。在一些实施例中，增益控制回路能够调整可变增益低噪声放大器110的增益，使得通过对另一数量的比特进行采样，可变增益低噪声放大器110的输出的最小值和/或最大值不越过期望的范围阈值。
[0047]
在一些实施例中，每个比特可以被多次采样。例如，根据采样率和比特率之间的差异，每个前置位可以被采样大约3、4、5、10、15、20、25、35、50、75、100或其他次数。
[0048]
在一些实施例中，采样的比特是前置位。在一些实施例中，至少一些比特不是前置位。在一些实施例中，至少一些比特是数据比特。至少如上文讨论的，可变增益低噪声放大器110的合适增益的快速确定是有利的。
[0049]
在一些实施例中，增益控制190接收来自除rfli电路180之外的源的输入，并且例如使用本领域技术人员理解的电路技术，额外地基于来自其它源的输入来生成用于低噪声放大器110的增益控制信号。
[0050]
响应于可变增益低噪声放大器110的输出和振荡器信号，混频器120下变频来自可变增益低噪声放大器110的信号。得到的基带信号包括低频信息信号的信息。
[0051]
如本领域技术人员所理解的，基带信号然后由低通滤波器140处理。
[0052]
如本领域技术人员所理解的，低通滤波器140的输出然后由可变增益放大器150处理。
[0053]
如本领域技术人员所理解的，可变增益放大器150的输出然后由模数转换器160处理，并将信息信号的数字表示提供给控制器170。
[0054]
替代地或额外地，具有与本文参照rfli电路180讨论的那些特征相似或相同的特征的一个或多个额外的电平指示器电路可以用于接收器电路100中。例如，如本领域技术人员所理解的，一个或多个额外的电平指示器电路可以分别从混频器120、低通滤波器140和可变增益放大器150的输出中的任何一个接收输入信号，并且可以生成影响混频器120、低通滤波器140和可变增益放大器150中的任何一个的增益的输出。
[0055]
图2是rf电平指示器电路200的实施例的示意图。rf电平指示器电路200可以用作图1的rfli电路180。具有与rf电平指示器电路200相似或相同的特征的其他rf电平指示器电路可以用作图1的rfli电路180。
[0056]
rf电平指示器电路200包括输入电容器cin、偏置电阻器r、采样开关sw、采样电容器cs、高参考比较器210、低参考比较器220、以及采样时钟发生器230。
[0057]
如本领域技术人员所理解的，节点rfin处的rf信号电容地耦合到采样开关sw的输入节点，该输入节点通过偏置电阻器r偏置到节点vcm处的偏置电压。
[0058]
如本领域技术人员所理解的，根据采样开关sw的栅极处的采样时钟信号，采样开关sw选择性地将电容地耦合的rf信号传递到节点rfsamp。此外，如本领域技术人员所理解的，响应于使采样开关sw变为非导通的采样时钟信号，节点rfsamp处的采样的电压由采样电容器cs保持基本恒定。
[0059]
采样时钟发生器230在节点clockin处接收时钟信号。时钟信号的频率等于标称采样频率。
[0060]
当节点rfsamp处的采样的电压由采样电容器cs保持时，节点compclk处的比较器时钟信号使高参考比较器210将节点rfsamp处的采样的电压与节点refhigh处的高参考电压进行比较。响应于节点rfsamp处的采样的电压大于高参考电压，高参考比较器210使输出节点outh处的电压为高。响应于节点rfsamp处的采样的电压小于高参考电压，高参考比较器210使输出节点outh处的电压为低。
[0061]
当节点rfsamp处的采样的电压由采样电容器cs保持时，节点compclk处的比较器时钟信号使低参考比较器220将节点rfsamp处的采样的电压与节点reflow处的低参考电压进行比较。响应于节点rfsamp处的采样的电压大于低参考电压，低参考比较器220使输出节点outl处的电压为低。响应于节点rfsamp处的采样的电压小于低参考电压，低参考比较器220使输出节点outl处的电压为高。
[0062]
输出节点outh和outl处的任一电压为高都表明在节点rfin处接收到的rf信号超出范围。
[0063]
高参考电压可以利用任何电路生成并且不受限制。在一些实施例中，如本领域技术人员所理解的，高参考电压由电阻梯生成。在一些实施例中，高参考电压是可编程的。例
如，控制器170可以使例如由电阻梯生成的多个参考电压之一被提供给节点refhigh作为高参考电压。
[0064]
低参考电压可以利用任何电路生成并且不受限制。在一些实施例中，如本领域技术人员所理解的，低参考电压由电阻梯生成。在一些实施例中，低参考电压是可编程的。例如，控制器170可以使例如由电阻梯生成的多个参考电压之一提供给节点reflow作为低参考电压。
[0065]
在一些实施例中，高参考电压的电阻梯可以是与低参考电压的电阻梯相同的电阻梯或相同电阻梯的扩展。在一些实施例中，高参考电压和低参考电压的电阻梯也在节点vcm处生成偏置电压，其中节点vcm处的偏置电压是高参考电压和低参考电压的平均值。
[0066]
图3是展示图2的rf电平指示器电路的功能的波形图。
[0067]
节点rfin处的rf信号电容地耦合到采样开关sw的输入节点，并且在时间t1处，节点sample clock处的采样时钟信号使采样开关sw将电容地耦合的rf信号传递到节点rfsamp。另外，在时间t2处，采样时钟信号使采样开关sw变为非导通的。此后，节点rfsamp处的电压通过采样电容器cs基本保持恒定。
[0068]
当节点rfsamp处的采样的电压由采样电容器cs保持时，在t3处，节点compclk处的比较器时钟信号使高参考比较器210将节点rfsamp处的采样的电压与节点refhigh处的高参考电压进行比较。响应于节点rfsamp处的采样的电压小于高参考电压，如图3中所示，高参考比较器210使输出节点outh处的电压为低。
[0069]
当节点rfsamp处的采样的电压由采样电容器cs保持时，在t3处，节点compclk处的比较器时钟信号使低参考比较器220将节点rfsamp处的采样的电压与节点reflow处的低参考电压进行比较。响应于节点rfsamp处的采样的电压小于低参考电压，低参考比较器220使输出节点outl处的电压为高。
[0070]
输出节点outl处的电压为高表明在节点rfin处接收到的rf信号超出范围。
[0071]
如本领域技术人员所理解的，因为节点rfin处的rf信号是周期性的，如果采样时钟也是周期性的，则节点rfsamp处的采样的电压也将是周期性的或dc。这对于rf信号的周期与采样时钟的周期的一些比率是有问题的。例如，对于等于或大约等于整数的比率，节点rfsamp处的采样的电压形成dc或大约dc信号，这可能不足以确定rf信号是否超出范围。其他合理的比率也可以在节点rfsamp处提供采样的电压，这些电压不足以确定rf信号是否超出范围。
[0072]
为了减少或消除采样的电压不足的可能性，在一些实施例中，采样时钟被生成为不是周期性的、或者在增益调整持续时间内不是周期性的。
[0073]
图4是可变延迟采样脉冲发生器400的实施例的示意图。可变延迟采样脉冲发生器400可以用作图2的时钟发生器电路230。其他时钟发生器电路可以替代地用于图2的时钟发生器电路230。
[0074]
可变延迟采样脉冲发生器400包括可变延迟电路410、延迟电路420、反相器430和与门440。
[0075]
可变延迟采样脉冲发生器400在节点clockin处接收输入时钟信号。输入时钟信号的频率等于标称采样频率。对于输入时钟信号的每个周期，可变延迟采样脉冲发生器400生成采样脉冲。然而，如下文讨论的，每个生成的采样脉冲与使采样脉冲的特定输入时钟周期
之间的时序关系是可变的。
[0076]
可变延迟电路410在节点clockin处接收输入时钟信号。可变延迟电路410为延迟电路420和与门440生成输入时钟信号的延迟版本。下文讨论可变延迟电路410的非限制性示例。
[0077]
输入时钟信号的延迟版本的每个特定周期与使输入时钟信号的延迟版本的特定周期的特定输入时钟信号周期之间的时序关系变化。例如，第一输入时钟信号周期和第一延迟输入时钟信号周期之间的第一时间延迟小于第二输入时钟信号周期和第二延迟输入时钟信号周期之间的第二时间延迟，例如，如下文参照图6-8的示例实施例讨论的。
[0078]
延迟电路420从可变延迟电路410接收输入时钟信号的延迟版本，并为反相器430生成输入时钟信号的进一步的延迟版本。在一些实施例中，延迟电路420的延迟基本上是恒定的。在一些实施例中，如本领域技术人员所理解的，延迟电路420的延迟是可编程的，例如通过控制器(诸如，控制器170)、例如使用与关于可变延迟电路410在别处讨论的技术相似或相同的技术。
[0079]
在一些实施例中，延迟电路420是可编程的并且具有与关于可变延迟电路410在别处讨论的特征相似或相同的特征，并且省略可变延迟电路410，使得输入时钟信号被提供给可编程延迟电路420且被提供给与门440。
[0080]
在所阐述的实施例中，反相器430从延迟电路420接收输入时钟信号的进一步的延迟版本，并为与门440产生反相时钟信号。
[0081]
与门440从可变延迟电路410接收输入时钟信号的延迟版本并从反相器430接收反相时钟信号。基于接收到的输入时钟信号和反相时钟信号的延迟版本，与门440在输出sample clock处生成采样时钟脉冲。如本领域技术人员所理解的，与门440在输出sample clock处为输入时钟信号的延迟版本的每个上升沿生成采样时钟脉冲。
[0082]
在一些实施例中，反相器430被与门替代，该与门被配置为在其输入端之一处从延迟电路420接收输入时钟信号的进一步的延迟版本、并在其输入端中的另一输入端处从控制器(诸如，接收器电路100的控制器170)接收使能信号。
[0083]
在使用反相器430的这些实施例的接收器电路100的实施例中，控制器170可以控制使能信号选择性地使rfli电路180对可变增益低噪声放大器110的输出进行采样以检测可变增益低噪声放大器110的输出是否移动到期望的范围之外，例如，在可变增益低噪声放大器110接收对前置位进行编码的信息时。在这些实施例中，在接收到一个或多个前置位之后，控制器可以控制使能信号从而使rfli电路180不再对可变增益低噪声放大器110的输出进行采样以影响增益控制电路190。
[0084]
如本领域技术人员所理解的，可以使用具有与可变延迟采样脉冲发生器400的特征相似或相同的特征的其他脉冲发生器电路。
[0085]
图5是展示图4的可变延迟采样脉冲发生器400的功能的波形图。
[0086]
在时间t1处，节点clockin处的输入时钟信号转变为高。
[0087]
在时间t2之前，因为节点delayedclockin处的输入时钟信号的延迟版本的先前低状态，节点inv处的反相器430的输出为高。
[0088]
在由可变延迟电路410确定的第一延迟时间d1之后，在时间t2处，节点delayedclockin处的输入时钟信号的延迟版本转变为高。额外地，响应于节点
delayedclockin处的输入时钟信号的延迟版本转变为高，采样时钟输出转变为高。因此，在节点clockin处的输入时钟信号转变为高之后的第一延迟时间d1，采样时钟输出转变为高。
[0089]
然后，如本领域技术人员所理解的，在时间t2之后的基本上固定的延迟时间d4，因为节点delayedclockin处的输入时钟信号的延迟版本的高状态，节点inv处的反相器430的输出转变为低，并且节点clockin处的输入时钟信号转变为低，其中基本上固定的延迟时间d4由延迟电路420、反相器430和与门440的组合延迟确定。
[0090]
在时间t3处，节点clockin处的输入时钟信号再次转变为高。
[0091]
在时间t4之前，因为节点delayedclockin处的输入时钟信号的延迟版本的先前低状态，节点inv处的反相器430的输出为高。
[0092]
在由可变延迟电路410确定的第二延迟时间d2之后，在时间t4处，节点delayedclockin处的输入时钟信号的延迟版本转变为高。额外地，响应于节点delayedclockin处的输入时钟信号的延迟版本转变为高，采样时钟输出转变为高。因此，在节点clockin处的输入时钟信号转变为高之后的第二延迟时间d2处，采样时钟输出转变为高。
[0093]
然后，如本领域技术人员所理解的，在时间t4之后的基本上固定的延迟时间d4处，因为节点delayedclockin处的输入时钟信号的延迟版本的高状态，节点inv处的反相器430的输出转变为低，并且节点clockin处的输入时钟信号转变为低，其中基本上固定的延迟时间d4由延迟电路420、反相器430和与门440的组合延迟确定。
[0094]
在时间t5处，节点clockin处的输入时钟信号再次转变为高。
[0095]
在时间t6之前，因为节点delayedclockin处的输入时钟信号的延迟版本的先前低状态，节点inv处的反相器430的输出为高。
[0096]
在由可变延迟电路410确定的第三延迟时间d3之后，在时间t6处，节点delayedclockin处的输入时钟信号的延迟版本转变为高。额外地，响应于节点delayedclockin处的输入时钟信号的延迟版本转变为高，采样时钟输出转变为高。因此，在节点clockin处的输入时钟信号转变为高之后的第三延迟时间d3处，采样时钟输出转变为高。
[0097]
然后，如本领域技术人员所理解的，在时间t6之后的基本上固定的延迟时间d4处，因为节点delayedclockin处的输入时钟信号的延迟版本的高状态，节点inv处的反相器430的输出转变为低，并且节点clockin处的输入时钟信号转变为低，其中基本上固定的延迟时间d4由延迟电路420、反相器430和与门440的组合延迟确定。
[0098]
如所展示的，第一延迟时间d1、第二延迟时间d2和第三延迟时间d3是不同的，其中延迟时间d2》延迟时间d1并且延迟时间d3》延迟时间d2。
[0099]
图6是可变时钟延迟电路600的实施例的示意图。可变时钟延迟电路600可以用作可变延迟采样脉冲发生器400的可变延迟电路410。在一些实施例中，如本领域技术人员所理解的，具有与可变时钟延迟电路600的特征相似或相同的特征的其他可变时钟延迟电路可以用作可变延迟采样脉冲发生器400的可变延迟电路410。
[0100]
可变时钟延迟电路600在节点clockin处接收输入时钟信号。可变时钟延迟电路600还基于接收到的输入时钟信号来在输出节点delayedclockin处生成输入时钟信号的延迟版本。
[0101]
可变时钟延迟电路600包括计数器610和延迟选择电路620。
[0102]
计数器610在节点clockin处接收输入时钟信号。计数器610还在节点cnt处基于接收到的输入时钟信号为延迟选择电路620生成计数输出。计数器610可以具有本领域已知的任何计数器电路的特征，并且不受限制。如本领域技术人员所理解的，计数器610可以具有与延迟选择电路620的可选延迟电路的数量相对应的多个比特，如下文进一步详细讨论的。例如，如本领域技术人员所理解的，计数器610可以具有三个比特并且延迟选择电路620可以具有八个可选择的延迟电路。
[0103]
延迟选择电路620在节点clockin处接收输入时钟信号，并且在节点cnt处接收来自计数器610的计数输出。另外，延迟选择电路620在输出节点delayedclockin处生成输入时钟信号的延迟版本作为输出时钟，其中接收到的输入时钟信号和输出时钟之间的延迟是可编程的、并且基于计数器610的计数输出，例如，如下文参照图7的延迟选择电路700讨论的。
[0104]
图7是延迟选择电路700的实施例的示意图。延迟选择电路700可以用作可变时钟延迟电路600的延迟选择电路620。在一些实施例中，如本领域技术人员所理解的，具有与延迟选择电路700的特征相似或相同的特征的其他延迟选择电路可以用作可变时钟延迟电路600的延迟选择电路620。
[0105]
延迟选择电路700包括n个延迟电路710和多路复用器电路720。
[0106]
n个延迟电路710中的每一个在节点clockin处接收输入时钟信号，并基于接收到的输入时钟信号来生成输入时钟信号的延迟版本。输入时钟信号的n个延迟版本中的每一个可以被延迟不同的持续时间。
[0107]
例如，延迟电路1可以生成延迟了第一传播延迟时间(诸如大约1ns)的输入时钟信号的延迟版本，并且延迟电路2可以生成延迟了比延迟电路1的第一传播延迟时间多或少约1％、约2％、约3％、约4％或约5％的输入时钟信号的延迟版本。在一些实施例中，n个延迟电路710中的三个或更多个连续的或所有不同的传播延迟时间的关系是线性的或近似线性的。在一些实施例中，n个延迟电路710中的三个或更多个连续的或所有不同的传播延迟时间的关系不是线性的。在一些实施例中，n个延迟电路710中的三个或更多个连续的或所有不同的传播延迟时间的关系是对数的。
[0108]
在一些实施例中，具有最长传播延迟的延迟电路710的传播延迟比具有最短传播延迟的延迟电路710的传播延迟长小于节点clockin处的输入时钟信号的周期的1/2。在一些实施例中，具有最长传播延迟的延迟电路710的传播延迟比具有最短传播延迟的延迟电路710的传播延迟长小于节点clockin处的输入时钟信号的周期的1/4。
[0109]
因此，采样时钟的采样脉冲不会以周期性间隔出现。结果，这组采样电压不是直流的，也不是周期性的。至少出于本文别处讨论的原因，非周期性采样脉冲是有利的，以例如确保适当调整可变延迟低噪声放大器110的增益，例如，在可变延迟低噪声放大器110接收信息包的前置位时并且在信息包的数据有效载荷之前。
[0110]
n个延迟电路710中的每一个可以包括反相器或两个或更多个串联的反相器，其中n个延迟电路710中的每一个的总传播延迟不同。在一些实施例中，如本领域技术人员所理解的，n个延迟电路710的传播延迟是不同的，因为n个延迟电路710的各自的反相器的尺寸不同。在一些实施例中，如本领域技术人员所理解的，n个延迟电路710的传播延迟是不同
的，因为n个延迟电路710的各自的反相器的电容不同。在一些实施例中，如本领域技术人员所理解的，n个延迟电路710的传播延迟是不同的，因为n个延迟电路710的各自的反相器的数量不同。
[0111]
在替代实施例中，如本领域技术人员所理解的，输入时钟信号的一个或多个延迟版本由具有多个抽头的单个延迟线生成。
[0112]
多路复用器720从n个延迟电路710接收输入时钟信号的每个延迟版本。另外，多路复用器720在输入节点countin处接收来自计数器610的计数输出。此外，如本领域技术人员所理解的，多路复用器720基于输入时钟信号的延迟版本中的选定的一个延迟版本来在输出节点delayedclockin处生成输出时钟，其中在输入时钟信号的延迟版本中选择延迟版本是基于输入节点countin处的计数输出来确定的。可以使用任何多路复用器电路。
[0113]
图8是展示使用延迟选择电路700的可变时钟延迟电路600的功能的波形图。
[0114]
在时间t1处，随着计数器610在节点cnt处的输出等于0，节点clockin处的输入时钟信号转变为高。
[0115]
在第一延迟时间d1之后，在时间t2处，节点delayedclockin处的输入时钟信号的延迟版本转变为高。特定的第一延迟时间d1由延迟选择电路620基于节点cnt处的计数输出等于0来确定。
[0116]
在时间t3处，随着计数器610在节点cnt处的计数输出等于0，节点clockin处的输入时钟信号转变为低。响应于节点clockin处的输入时钟信号转变为低，计数器610将节点cnt处的计数输出增加到1。
[0117]
在时间t4处，随着计数器610在节点cnt处的输出等于1时，节点clockin处的输入时钟信号转变为高。
[0118]
在第二延迟时间d2之后，在时间t5处，节点delayedclockin处的输入时钟信号的延迟版本转变为高。特定的第二延迟时间d2由延迟选择电路620基于节点cnt处的计数输出等于1来确定。
[0119]
在时间t6处，随着计数器610在节点cnt处的计数输出等于1，节点clockin处的输入时钟信号转变为低。响应于节点clockin处的输入时钟信号转变为低，计数器610将节点cnt处的计数输出增加到2。
[0120]
在时间t7处，随着计数器610在节点cnt处的输出等于2，节点clockin处的输入时钟信号转变为高。
[0121]
在第三延迟时间d3之后，在时间t8处，节点delayedclockin处的输入时钟信号的延迟版本转变为高。特定的第三延迟时间d3由延迟选择电路620基于节点cnt处的计数输出等于2来确定。
[0122]
在时间t9处，随着计数器610在节点cnt处的计数输出等于2，节点clockin处的输入时钟信号转变为低。响应于节点clockin处的输入时钟信号转变为低，计数器610将节点cnt处的计数输出增加到3。
[0123]
如所展示的，第一延迟时间d1、第二延迟时间d2和第三延迟时间d3是不同的，其中延迟时间d2》延迟时间d1并且延迟时间d3》延迟时间d2。
[0124]
如本领域技术人员所理解的，此模式继续，直到计数器达到其最大计数值。随后，如本领域技术人员所理解的，计数器翻转到等于0的计数值，并且模式重复。
[0125]
在上文的描述和权利要求中，诸如“......中的至少一个”或“......中的一个或多个”等的短语可以出现在要素或特征的组合列表之后。术语“和/或”也可以出现在两个或更多个要素或特征的列表中。除非与其所使用的上下文另有隐含或明确矛盾，否则这样的短语旨在表示单独列出的任何要素或特征、或任何所列举的要素或特征与任何其他列举的要素或特征的组合。例如，短语“a和b中的至少一个；”、“a和b中的一个或多个；”、以及“a和/或b”均意图表示“单独a、单独b、或a和b一起。”类似的解释也适用于包括三个或更多个项的列表。例如，短语“a、b和c中的至少一个；”、“a、b和c中的一个或多个；”、以及“a、b和/或c”均意图表示“单独a、单独b、单独c、a和b一起、a和c一起、b和c一起、或a和b和c一起。”上文和权利要求中使用的术语“基于”意图表示“至少部分地基于”，使得未列举的特征或要素也是允许的。
[0126]
取决于期望的配置，本文描述的主题可以体现在系统、装置、方法和/或制品中。前述描述中给出的实施方式不代表与本文描述的主题一致的所有实施方式。相反，它们仅仅是与所描述的主题相关的方面一致的一些示例。尽管上文已经详细描述了一些变型，但其他修改或添加也是可能的。特别地，除了本文阐述的那些之外，还可以提供进一步的特征和/或变型。例如，上文描述的实施方式可以针对所公开的特征的各种组合和子组合和/或上述公开的若干进一步的特征的组合和子组合。另外，在附图中描绘的和/或在本文描述的逻辑流程不一定需要所示的特定顺序或先后顺序来实现期望的结果。其他实施方式可以在以下权利要求的范围内。