生产石墨烯电子器件前体的方法与流程

生产石墨烯电子器件前体的方法
1.本发明提供了一种生产电子器件前体的方法。特别是一种方法，包括：进行等离子体蚀刻以暴露石墨烯层的边缘表面，用于与欧姆接触直接接触，并形成所述欧姆接触。此外，本发明提供了电子器件前体，特别是包括在边缘部分处与欧姆接触直接接触的石墨烯层的电子器件前体。此外，该电子器件前体包括保护石墨烯层的边缘的连续的抗空气涂层。最优选地，该电子器件前体用于霍尔效应传感器。
2.二维(2d)材料，特别是石墨烯，目前是全世界密集研究和开发的焦点。二维材料已被证明在理论和实践两者上具有非同寻常的特性，这导致了采用这样的材料的大量产品，包括涂层、电池和传感器，仅举几例。石墨烯是最突出的，正被研究以用于一系列潜在的应用。最引人注目的是石墨烯在电子器件及其组成部件中的应用，包括晶体管、led、光伏电池、霍尔效应传感器、二极管等。
3.因此，在现有技术中，有一系列已知的电子器件，它们集成了石墨烯层结构(单层或多层石墨烯)和/或其他二维材料作为关键材料，用于在这些器件中提供比早期器件和电子产品更多的改进。这包括通过使用更薄和更轻的材料(可产生柔性电子产品)进行结构上的改进，以及性能上的改进，如增加电导和热导，从而得到更高的操作效率。
4.然而，由于暴露的二维材料对大气的相互作用和污染的敏感性，有必要用一个或多个保护层来封装二维材料和/或包括这样的材料的器件。发明人发现，存在于欧姆接触中的对于形成与二维材料的电连接所必需的金属会导致不期望的掺杂。二维材料的掺杂会导致电子特性的修改。对于诸如霍尔效应传感器(也称为霍尔传感器)的器件，由于依赖于在二维材料中保持尽可能接近电荷中性，器件的操作对电子结构的变化高度敏感。然而，大气中的氧或水蒸气的污染会导致器件性能随着时间的推移而劣化，这对于期望电子器件在制造后多年内保持特定性能水平的客户/消费者来说是不期望的。此外，追溯性地更换电子部件，特别是微电子部件，可能是不可能的，或者至少是非常困难的，因此，即使是寿命和性能稳定性的微小改进也是非常重要的。
5.在电子器件的制造期间，发明人发现，标准的光刻工艺，如那些使用聚合物涂层如pmma来蚀刻底层二维材料的期望构造的工艺有许多缺点。pmma涂层可能掺杂二维材料，可能不适合变温应用或具体的高温或低温应用。通过在有机溶剂中溶解来移除这样的聚合物涂层的标准处理方法可能会进一步引入杂质和污染，阻碍具有一致性能的可靠器件生产，而这对于诸如微电子的电子器件来说是至关重要的。还已知的是，聚合物残留可能仍然存在，阻碍了后续的加工步骤。
6.替选地，已知可以在不使用这样的光刻材料的情况下简单地从衬底激光蚀刻二维材料以避免污染。这样的方法包括使用激光束烧蚀衬底和有效区域外的二维材料，以留下图案化的二维材料层。这样的公开内容可以在gb 2570124a中找到，gb 2570124a公开了使用波长超过600nm、功率小于50瓦的激光，从热阻大于蓝宝石的热阻的衬底选择性地烧蚀石墨烯。已发现该工艺在不损害石墨烯层结构或底层衬底的情况下，能很好地进行图案化，但该工艺会产生大颗粒的碎片，这些碎片会落在二维材料表面上。这些碎片作为一种污染物，或至少阻止在二维材料上形成有效和/或密封的涂层。
7.因此，期望通过涉及较少加工步骤的方法来生产包括二维材料的电子器件(或实际上是生产电子器件前体，以在提供所需的电气连接后作为电子器件使用)，从而避免不必要的和有害的污染和/或掺杂。因此，也期望能够得到提供长期的稳定性和/或比现有技术更高的温度稳定性的电子器件及其前体。需要改进已允许在极端条件下使用基于二维材料的器件，以从二维材料的独特电子特性中获益。
8.发明人还发现，器件封装后的接触沉积可以防止金属与二维材料进行电接触，而这对于最终的电子器件的功能是至关重要的。然而，在封装或涂层之前的接触沉积会导致问题，原因是二维材料与其上的接触之间的高度差异导致可能更容易被损坏的非保形涂层。
9.cn103985762公开了一种超低欧姆接触电阻石墨烯晶体管。其中公开的方法包括用光刻胶对电介质层进行图案化，并使用湿化学技术(如缓冲氧化物蚀刻(boe)或硝酸和过氧化氢的混合物(hno3+h2o2))蚀刻电介质层。
[0010]“thedependenceofthehigh-frequencyperformanceofgraphenefield-effecttransistorsonchanneltransportproperties”，asad等人，journaloftheelectrondevicessociety(电子器件学会杂志)，8,2020,457至464公开了一种石墨烯场效应晶体管，其包括使用光刻技术被图案化并且进行蚀刻以移除石墨烯上的接触区域中的电介质的al2o3电介质层。
[0011]
仍然需要一种方法，其允许生产包括二维材料层的电子器件前体，并避免表面污染以及欧姆接触沉积的掺杂。此外，还需要一种能够封装二维材料同时也允许提供至少一个欧姆接触的方法。本发明的目的是提供一种方法和一些具体的实施方式，其中的每一个连同通过这样的方法可获得的电子器件前体都克服或大大减少与现有技术相关的各种问题，或至少提供商业上有用的替选方案。
[0012]
因此，发明人提出了一种方法，该方法包括使用抗等离子体的电介质来保护衬底上的石墨烯层，以限定石墨烯层的蚀刻图案，并在最终的器件前体(当然最终也在器件中)中作为保护涂层。本发明人发现，通过使用抗等离子体电介质来限定包括石墨烯的可等离子体蚀刻层结构的蚀刻图案，这提供了仅使石墨烯层的边缘暴露的中间体，并且可以与暴露边缘的一部分直接接触形成欧姆接触。
[0013]
因此，根据本发明的第一方面，提供了一种生产电子器件前体的方法，该方法包括：
[0014]
(i)在抗等离子体衬底设置可等离子体可蚀层结构，其中，该层结构具有暴露的上表面；
[0015]
(ii)将抗等离子体电介质图案化到暴露的上表面上，以形成具有该层结构的至少一个覆盖区域和至少一个未覆盖区域的中间体；
[0016]
(iii)使该中间体经受等离子体蚀刻，从而将该层结构的至少一个未覆盖区域蚀刻掉，以形成该层结构的具有暴露的边缘表面的至少一个覆盖区域；
[0017]
(iv)形成与暴露的边缘表面的一部分直接接触的欧姆接触，
[0018]
其中，可等离子体蚀刻层结构包括跨层结构的覆盖区域延伸到暴露的边缘表面的一个或更多个石墨烯层。
[0019]
现在将进一步描述本公开内容。在下方的段落中，将更详细地限定本公开内容的
不同方面/实施方式。如此限定的每个方面/实施方式可以与任何其他方面/实施方式或多个方面/多个实施方式结合，除非明确相反指示。特别地，指示为优选或有利的任何特征可以与指示为优选或有利的任何其他特征或特性相结合。
[0020]
因此，本发明公开的方法使用抗等离子体的电介质来限定蚀刻图案，并保护二维材料的表面不被欧姆接触所掺杂。这个解决方案特别巧妙，因为发明人发现电荷注入在二维材料层的边缘处比在表面上要大得多，从而避免了掺杂，同时允许改进的电流流动。
[0021]
如上所述，本发明提供了一种生产电子器件前体的方法。前体是指能够被安装到电或电子电路中的部件，通常是通过接合至另外的电路系统的接线或通过本领域已知的其他方法，如使用本文所述的使用“倒装芯片”式的焊接凸点进行焊接。因此，电子器件是在被安装时和操作期间向前体提供电流的运行器件。
[0022]
该方法包括第一步骤：在抗等离子体衬底设置可等离子体蚀刻层结构，其中该层结构具有暴露的上表面，并且其中，该可等离子体蚀刻层结构包括一个或更多个石墨烯层。
[0023]
可等离子体蚀刻层结构是如下结构：其可以在电子器件制造中典型的等离子体蚀刻的步骤期间被蚀刻，以便烧蚀层结构而不是底层衬底。等离子体蚀刻在本文中有更详细的描述。在本发明中，可等离子体蚀刻层结构包括并优选由一个或更多个石墨烯层组成。优选地，可等离子体蚀刻层结构的至少最上层是石墨烯层，从而确保在等离子体蚀刻期间，至少最上层的石墨烯层被蚀刻，以形成暴露的边缘表面。
[0024]
优选地，可等离子体蚀刻层结构由一个或更多个二维材料层组成。二维材料在本领域是公知的并且有时被称为由单个原子层组成的单层材料，但是一般被称为过渡金属二硫化物的材料也是公知的二维材料，包括夹在氧族原子层之间的金属原子层(即由三个原子平面组成的mx2类型的化合物)。类似地，石墨烷(ch)n和石墨烯氧化物也是二维材料，具有末端氢原子的石墨烷，具有桥接的氧原子和末端羟基的石墨烯氧化物。硅烯是皱褶的，而不是完全平坦的。在所有情况下，二维材料可以被看作是二维中准无限大小的片或层，并且包括例如石墨烯、石墨炔、硅烯、锗烯、硼烷、磷光体、锑烯、六方氮化硼(h-bn)、硼碳氮化物和tmdcs(如mos2、ws2、mose2、wse2和mote2)。因此，在一些实施方式中，可等离子体蚀刻层结构由一个或更多个石墨烯层和一个或更多个硅烯、锗烯、h-bn、硼烷和/或tmdc层组成。在这样的实施方式中，可等离子体蚀刻层结构可以被称为异质结构。甚至更优选地，可等离子体蚀刻层结构由可以称为石墨烯层结构的一个或更多个石墨烯层组成。
[0025]
本发明提供了与可等离子体蚀刻层结构的至少一个石墨烯层的暴露的边缘表面直接接触的至少一个欧姆接触。可等离子体蚀刻层结构包括石墨烯和可选的硅烯、锗烯、硼烷、h-bn和/或tmdc。因此，除非上下文有明确规定，否则本文对石墨烯的任何提及同样适用于其他二维材料。
[0026]
该层结构可以包括1至10层的单独二维材料层，其中，至少有一层是石墨烯层。例如，可等离子体蚀刻的层结构由石墨烯单层组成。当该层结构包括多个二维材料层时，优选2至5层，并且甚至更优2或3层。然而，单层也是优选的，因为一些归因于二维材料的独特性能在作为单层提供时最为明显。例如，单层石墨烯是一种零带隙半导体(即半金属)，其中费米级的状态密度为零，位于价带顶部与导带底部的结合点(形成狄拉克锥)。由于狄拉克点附近的状态密度低，费米级的移动对进入这样的原始石墨烯的电荷转移特别敏感。电子结构还产生了例如量子霍尔效应。对于某些实施方式，特别是本文所述的霍尔传感器配置，石
墨烯单层因此特别优选，并从本发明中受益最大。尽管如此，也可以使用双层或多层石墨烯(所谓的石墨烯层结构)。
[0027]
在该方法的第一步骤中，提供可等离子体蚀刻层结构的石墨烯可以通过本领域已知的任何方法实现。然而，包括石墨烯的可等离子体蚀刻层结构是直接在衬底表面合成的，因此不涉及任何物理转移步骤。优选地，石墨烯和任何其他二维材料层是通过cvd或mocvd生长形成的。特别优选地，石墨烯是通过vpe或mocvd形成的。mocvd是用于描述用于在衬底上沉积层的特定方法的系统的术语。虽然该首字母缩写表示金属有机化学气相沉积，但mocvd是本领域的术语，并且将被理解为与一般工艺和用于该工艺的装置有关，不一定被认为仅限于使用金属有机反应物或生产金属有机材料，而只是要求在形成石墨烯时使用含碳前体。相反，该术语的使用向本领域的技术人员指示了一套通用的工艺和装置特征。由于系统的复杂性和准确性，mocvd进一步区别于cvd技术。虽然cvd技术允许以简单的化学计量和结构进行反应，但mocvd允许生产困难的化学计量和结构。mocvd系统至少在气体分配系统、加热和温度控制系统以及化学控制系统方面与cvd系统不同。mocvd系统的成本通常至少是典型cvd系统的10倍。mocvd对于实现高质量的石墨烯层结构特别优选。
[0028]
mocvd也可以很容易地与原子层沉积(ald)技术区分开来。ald依赖于试剂的分步反应，中间的冲洗步骤用于移除不良的副产物和/或多余的试剂。它不依赖于试剂在气相中的分解或解离。它特别不适合使用低蒸气压力的试剂，如硅烷，因为从反应腔室中清除这些试剂需要不适当的时间。wo 2017/029470中讨论了石墨烯的mocvd生长，该文件通过参考纳入，并提供了优选方法。
[0029]
wo 2017/029470的方法提供了腔室，该腔室具有多个冷却的入口，这些入口被布置成在使用时，这些入口跨衬底分布，并与衬底有恒定的间隔。包含前体化合物的流动可以作为水平层流提供，也可以基本竖直地提供。适合这样的反应器的入口是公知的，包括提供的planetary和反应器。其他合适的生长腔室包括仪器公司提供的turbodisc k系列或mocvd系统。
[0030]
因此，在一个特别优选的实施方式中，在抗等离子体衬底设置等离子体可蚀层结构的步骤是形成石墨烯层结构的步骤，包括：
[0031]
在反应腔室中的加热受体设置抗等离子体的衬底，该反应腔室具有多个冷却的入口，这些入口布置成在使用时，这些入口跨衬底分布并与衬底有恒定的间隔，
[0032]
将包括前体化合物的气流通过入口并进入反应腔室，从而分解前体化合物并在衬底上形成石墨烯，
[0033]
其中，进料口被冷却到低于100℃，优选地50℃至60℃，而受体被加热到超过前体分解温度的至少50℃的温度。
[0034]
这样的方法可以生产出质量特别高的原始石墨烯，它可以扩展到大面积的衬底和生产一系列的电子器件前体。如本文所述，由于原始石墨烯独特的电子结构所产生的量子霍尔效应，这样的原始石墨烯对于霍尔传感器的应用是很有利的。
[0035]
如本文所述，蓝宝石和硅是优选的衬底，特别是对于通过wo 2017/029470的方法制备的石墨烯。正如可以理解的那样，硅衬底可以包括cmos衬底，它是一种基于硅的衬底，据此石墨烯被沉积在硅表面上，不过cmos衬底可能包括各种附加层或嵌入其中的电路系统。蓝宝石是一种特别优选的衬底。r面蓝宝石是最优选的。正如本领域所知道的，r面指的
是衬底表面(即沉积石墨烯的表面)上的结晶取向。这样的衬底特别适合于提供高质量的石墨烯，最明显的是传感器，如本文所述的霍尔效应传感器。这部分是由于衬底对沉积在其上的石墨烯的电荷载流子密度的影响。本发明人发现，r面蓝宝石为石墨烯提供了特别低的电荷载体密度。优选地，一个或更多个石墨烯层的电荷载体密度小于10
12
cm-2
，优选地小于8
×
10
11
cm-2
。例如，当使用r面蓝宝石时，可以得到小于6
×
10
11
cm-2
的电荷载流子密度，优选地小于5
×
10
11
cm-2
。
[0036]
可等离子体蚀刻层结构的二维材料可以是一种掺杂的二维材料。仅作为示例，当二维材料是石墨烯并被掺杂时，石墨烯优选地掺杂一种或更多种选自硅、镁、锌、砷、氧、硼、溴和氮的元素。同样，该方法还可以优选地包括将掺杂元素引入反应腔室，并选择衬底的温度、反应腔室的压力和气体流量以产生掺杂的石墨烯。优选地，用于掺杂石墨烯生长的前体包括掺杂元素。替选地，将包括物类的前体(例如，对于石墨烯的生长是碳，对于硅的生长是硅)和一个或更多个包括掺杂元素的另外的前体引入反应腔室中的衬底；第二前体是气体或悬浮在气体中，以产生掺杂石墨烯。抗等离子体电介质的沉积本身可能会导致二维材料的掺杂。因此，提供掺杂的二维材料可以用来补偿在电介质上图案化产生的任何掺杂效应。
[0037]
可等离子体蚀刻层结构被设置在抗等离子体的衬底上。换言之，该层结构是直接在衬底上的，没有中间层。该层结构由二维材料层组成，为该层结构提供了两个相对的表面，第一表面或下表面是与衬底直接接触的表面。因此，第二表面或上表面是暴露的，优选地至少该层是石墨烯层。
[0038]
抗等离子体的衬底在本领域是公知的。陶瓷材料，如碳化硅、氮化硅和氧化硅特别抗等离子体。标准的晶体硅晶片可以被认为是陶瓷的，是抗等离子体的。晶体iii-v族半导体也是抗等离子体的，并且可能更适合作为诸如led的特定应用的衬底。在优选的实施方式中，抗等离子体衬底是蓝宝石、硅、二氧化硅、氮化硅、碳化硅、锗或iii-v族半导体，甚至更优选蓝宝石或硅。
[0039]
在优选的实施方式中，蚀刻层结构和衬底的速率至少相差10倍，优选地102倍，甚至更优选103倍。因此，不管衬底对给定的等离子体处理的具体电阻率如何，层结构的蚀刻速度明显快于衬底，导致暴露的层结构被完全蚀刻，而衬底表面的损失在等离子体蚀刻所需的时间内可忽略不计。
[0040]
优选地，可等离子体蚀刻层结构的蚀刻速率大于每分钟0.345nm。等离子体蚀刻速率可以用o2的40w功率和6sccm流量的氧等离子体蚀刻来测量。因此，一个石墨烯单层(理想厚度为0.345nm)在这些条件下将在1分钟内被蚀刻。优选地，蚀刻速率大于每分钟0.5nm。因此，抗等离子体衬底的蚀刻速率优选地小于每分钟0.1nm，优选地小于每分钟0.01nm。
[0041]
该方法还包括在暴露的上表面上图案化抗等离子体电介质的步骤，以形成具有至少一个覆盖区域和至少一个未覆盖区域的层结构的中间体。如本文关于抗等离子体衬底的描述，抗等离子体电介质可以是本领域中任何已知的，其等离子体电阻率由相同的参数(即相对于层结构和/或蚀刻速率)测量。通常，这将是无机电介质(即不包括碳氢键)，如陶瓷。陶瓷可以被认为是无机氧化物、氮化物、碳化物、氟化物或硫化物，通常具有结晶结构。在优选的实施方式中，抗等离子体电介质是无机氧化物、氮化物、碳化物、氟化物或硫化物，优选地氧化铝(铝氧化物)、二氧化硅(二氧化硅)或氮化硅中的一种。
[0042]
无机电介质是特别优选的，尤其是陶瓷电介质，因为这些电介质比有机电介质材
料如pmma提供了明显改善的阻隔性能。因此，电介质层可以保留在最终的电子器件前体中，为该层结构提供保护，使其不受大气污染物的污染，特别是氧气和水蒸气的污染。这样的抗空气和湿气的涂层提供了屏障，使无意掺入的时间大大延长，从而提高了器件的使用寿命。此外，无机材料如陶瓷可以承受广泛的温度波动，以及在非常高的温度下操作，并允许在更极端的条件下使用电子器件，而没有损坏和最终污染层结构的风险，否则，随着时间的推移，会导致器件性能的漂移(这可能需要重新校准或简单地导致器件故障)。
[0043]
抗等离子体的电介质被图案化在可等离子体蚀刻层结构的暴露的上表面上。也就是说，抗等离子体电介质是在沉积在可等离子体蚀刻层结构的暴露的上表面上的同时被图案化的。如本文所述，特别优选地，这是通过物理气相沉积(pvd)实现的。pvd是一种公知的技术。图案化的结果是在表面的一部分形成电介质，从而形成层结构的一个或更多个覆盖区域和一个或更多个未覆盖区域(在器件前体的制造中提供一个中间体)。在优选的实施方式中，该方法包括形成覆盖区域的阵列，每个区域对应于电子器件前体。这样的形成覆盖区域阵列的图案化可以包括使用掩模(即投影掩模)，从而在多个区域中形成电介质。至少一个覆盖区域的形成导致未覆盖的区域成为层结构的剩余部分。因此，在层结构上图案化覆盖区域阵列时，通常至少具有将覆盖区域分开的单个连续的未覆盖区域。在优选的实施方式中，在图案化步骤中只形成一个未覆盖的区域，因为如本文所述的等离子体蚀刻步骤会导致每个电子器件前体的层结构形成连续的外边缘表面(即形成具有外边缘的“填充”“二维形状”)。然而，在一些实施方式中，二维形状和图案化的电介质可以具有未覆盖的部分，其中在蚀刻后为石墨烯层提供内部边缘和外部边缘。
[0044]
因此，在优选的实施方式中，图案化步骤包括在抗等离子体电介质上形成一个或更多个矩形区域。这样的电介质图案以及随后的二维材料意味着该电子器件前体对于形成晶体管特别优选。然后，该电子器件前体优选地还包括第三接触部，即栅极接触部。例如，栅极接触部可以作为所谓的“前栅极”设置在抗等离子体电介质或涂层(当存在时)的顶部上，或者替选地作为所谓的“后栅极”设置在衬底的底部上。当设置在衬底上时，二维材料被设置在衬底表面的绝缘区域上。sio2、sio2/si和具有“埋置”sio2区域的硅衬底(以及氮化硅等效物)是可用于制造本发明的晶体管的示例性衬底。替选地，在优选的实施方式中，图案化步骤包括形成抗等离子体电介质的一个或更多个具有“霍尔条”和/或“范德波”几何形状的区域(这样的几何形状或形状在本领域是公知的，包括例如圆形、“三叶草”、方形、矩形和交叉)，优选地交叉形区域。这些几何形状对于霍尔传感器(需要至少4个接触部)在本领域是公知的，交叉是最优选的几何形状，因此，电子器件前体优选地用于形成霍尔传感器。
[0045]
在包括形成覆盖区域阵列的实施方式中，该方法优选还包括将衬底切开以从阵列中分离电子器件前体的步骤。因此，多个电子器件前体可以同时在单个衬底上制造，并随后切开供单独使用。这个切割步骤优选地在工艺的最后阶段进行。
[0046]
在本发明的优选实施方式中，图案化步骤包括通过物理气相沉积，如电子束蒸发或热蒸发来图案化抗等离子体电介质。优选地，电子束蒸发被用来对抗等离子体电介质进行图案化，并且优选地使用掩模(即投影掩模)进行。这样的方法特别适用于在二维材料层上沉积氧化铝或二氧化硅的抗等离子体电介质层。
[0047]
优选地，图案化电介质的厚度小于200nm，优选小于100nm，更优选小于50nm和/或大于1nm，优选大于3nm，更优选大于5nm。因此，电介质层的厚度可以在1nm到200nm之间，优
选3nm到100nm之间，甚至更优选5nm到50nm之间。
[0048]
该方法还包括使中间体经受等离子体蚀刻，从而将层结构的至少一个未覆盖区域蚀刻掉，以形成层结构的具有暴露的边缘表面的至少一个覆盖区域。等离子体蚀刻的步骤导致可等离子体蚀刻层结构的所有未覆盖区域被蚀刻，从而暴露出这些区域中的底层衬底。抗等离子体的电介质阻止了覆盖区域内的层结构的蚀刻，因此，等离子体蚀刻的结果是形成层结构的暴露边缘，与上面的图案化电介质的形状相一致。因此，如本文所述，二维材料层跨层结构的覆盖区域(和下方)延伸到暴露的边缘表面。因此，电介质的形状或图案限定了蚀刻的二维材料层的形状。
[0049]
等离子体蚀刻是电子器件和集成电路制造中的典型工艺。等离子体蚀刻涉及到适当的气体混合物的等离子体跨衬底的流动，该等离子体是在两个电极上施加射频形成的，通常是在低压下。在氧等离子体蚀刻中，射频辐射使气体电离，形成氧自由基，从而蚀刻层结构。当用氧等离子体蚀刻石墨烯层结构时，副产物，在本领域也被称为“灰化物(ash)”，由泵除去，主要是一氧化碳和二氧化碳。在优选的实施方式中，该等离子体蚀刻包括氧等离子体蚀刻。在优选的实施方式中，氧等离子体刻蚀包括使用至少5w射频功率，优选至少10w，更优选至少20w，并且优选小于200w，更优选小于100w。o2的流量可以是至少1sccm，优选至少3sccm和/或小于50sccm，优选小于30sccm。优选地，腔室压力至少为0.1mbar和/或最多为100mbar，优选为至少0.2mbar和/或最多为10mbar。因此，等离子体蚀刻所需的时间可以短至1秒和/或长至5分钟。优选地，所需时间至少为10秒和/或少于2分钟。
[0050]
最后，本发明的方法还包括形成与暴露的边缘表面的一部分直接接触的欧姆接触(即至少一个欧姆接触)的步骤。另外的接触也可以形成，而且可以同时形成。在这样的情况下，另外的接触部也被设置为与暴露的边缘表面直接接触，但与任何其他接触部分开(即接触部不相互接触)。优选地，一个或更多个欧姆接触是金属接触部，优选地包括钛、铝、铬和金中的一个或更多个。优选地，这些接触部是钛和/或金的金属接触部。接触部可以通过任何标准技术形成，如电子束沉积，优选地使用掩模。
[0051]
本发明人发现，电介质层不仅可以保护底层的二维材料不受大气污染，而且可以防止在二维材料的表面上形成接触。因此，二维材料基本上不受金属掺杂的影响，因为接触只在暴露的边缘进行，而且通过避免湿式光刻技术，包括避免boe等蚀刻剂，可以实现欧姆接触和石墨烯之间更好的接触。此外，本发明人还发现，电荷注入在二维材料的边缘明显更有效。
[0052]
虽然保护性电介质层的作用是限制石墨烯表面的污染，而且非常有效，特别是在很长一段时间内，但本发明人发现，暴露的边缘可以为二维材料的污染和掺杂提供途径。然而，这个过程比表面掺杂要慢得多，而且也可能只在有限的范围内发生，但本发明人发现，通过提供另外的保护层或抗空气(和湿气)的涂层，可以进一步提高稳定性和使用寿命。正如本文对诸如霍尔传感器等器件的描述，基于二维材料的器件的功能对电荷载流子密度的任何变化(即由污染物，主要是大气污染物中的氧气和水蒸气的掺杂所造成的)都可能非常敏感。本发明人发现，基于有许多边缘的形状的器件，如霍尔传感器的交叉形状，更容易受到污染，因此从另外的涂层中获益匪浅。因此，该方法提供的器件比现有技术的器件更耐用。
[0053]
因此，本文所述的方法优选地还包括，在形成一个或更多个欧姆接触之前或之后，
形成涂层的步骤，以向该层结构(及其图案化的电介质)提供连续的抗空气涂层。因此，连续的抗空气涂层至少涂覆层结构(包括蚀刻的二维材料层和图案化的电介质)和衬底的相邻区域，以便包围层结构并保护暴露的边缘的所有剩余部分(即不与欧姆接触直接接触的所有边缘)。如本文所述，涂层可以进行图案化，以便将接触部的一部分暴露，用于与电路连接。替选地，涂层可以遍及整个衬底形成，涂覆整个衬底、所有的层结构(和边缘)以及所有的一个或更多个接触部。
[0054]
抗空气的涂层可以被称为密封涂层。该涂层的特征是氧透过率低于10-1
cm3/m2/天/atm，优选地低于10-3
cm3/m2/天/atm，更优选地低于10-5
cm3/m2/天/atm。抗空气涂层的特征还可以是水蒸气透过率低于10-2
克/平方米/天，优选地低于10-4
克/平方米/天，更优选地低于10-5
克/平方米/天。这样的透过率在本领域普遍被认为是用于电子器件如led的必要条件，其中更优选的透过率是用于oled和霍尔传感器的必要条件。
[0055]
本发明人还发现，使用等离子体蚀刻来蚀刻未涂覆区域的层结构，在与另外的涂层相结合时，特别有利。这是由于等离子体蚀刻步骤不会导致沉积物在层结构或衬底上形成，也不会影响衬底表面的粗糙度(例如通过点蚀)，而其他技术如激光蚀刻可能会导致这样的情况。这反过来又导致了涂层性能的明显改善。
[0056]
优选地，涂层是无机氧化物、氮化物、碳化物、氟化物或硫化物，优选地氧化铝或二氧化硅。优选地，涂层的厚度大于10nm，优选地大于25nm，更优选地大于50nm。虽然厚度大于10μm或大于1μm可能只提供有限的进一步保护性能，同时简单地增加器件前体的重量和厚度，但没有具体的上限。此外，例如通过ald的沉积速率可以是缓慢的过程，更厚的涂层会不适当地延长制造时间。因此，ald层的厚度不超过500nm，优选地不超过100nm，也是优选的。
[0057]
本发明人已经找到了不同的解决方案来解决在制造这样的包括涂层的电子器件前体时遇到的各种问题，本文所述的每种解决方案都有其自身的优点和缺点。
[0058]
本发明的一个优选实施方式包括在欧姆接触之后形成涂层，因此欧姆接触形成在抗等离子体衬底上。在这个实施方式中，涂层是通过原子层沉积(ald)遍及抗等离子体衬底形成，以向层结构的至少一个覆盖区域、欧姆接触和剩余的暴露的边缘表面提供连续的抗空气涂层。
[0059]
ald是本领域已知的技术，包括至少两种前体以连续的、自限的方式进行反应。由于逐层生长的机制，对独立前体的重复循环使得薄膜以保形的方式生长(即遍及整个衬底的均匀厚度)。氧化铝是一种特别优选的涂层材料，可以通过依次暴露于三甲基铝(tma)和氧源，优选地水(h2o)、o2和臭氧(o3)中的一种或更多种，优选地水形成。ald特别有利，因为可以在整个衬底上可靠地形成涂层(即提供保形涂层)。然而，本发明人也发现，虽然通过ald可以形成很好的保护涂层，但在衬底上制造电子器件前体阵列时，整个涂层会导致切分的问题。切分(或切割)必然涉及到切分涂层以分开各个器件前体，这个过程很容易在涂层中引入微裂纹。
[0060]
这样的涂层也涂覆整个接触部，从而密封接触部。然而，本发明人发现，可以用线接合来刺穿涂层，将接线附接到接触部上。因此，该方法优选地包括穿过涂层线接合到器件前体的欧姆接触。虽然ald提供了高度均匀的保护涂层，但为了使线接合接触而刺穿涂层时，涂层可能会被损坏。
[0061]
因此，本发明人开发了另外的优选实施方式，其中欧姆接触仍然在涂层之前形成，
因此在抗等离子体衬底上形成，然而，涂层是通过在抗等离子体衬底上图案化涂层来形成的，以向层结构的至少一个覆盖区域和剩余的暴露的边缘表面提供连续的抗空气涂层。
[0062]
涂层优选地使用本文所述的关于电介质图案化的相同技术进行图案化。一个区别是，图案在几何上要大一些，以便覆盖层结构的暴露边缘，从而覆盖衬底的相邻部分，以及接触部的一部分，从而使接触部的一部分暴露。例如，氧化铝的图案化可再次使用电子束蒸发法执行。
[0063]
因此，这个实施方式是有利的，因为衬底在阵列的相邻层结构之间的部分(或简单的衬底的部分)保持暴露(并可称为“迹道”或“芯片迹道”)。因此，衬底可以被切分而没有损坏涂层的风险。此外，由于接触部仍然暴露在外，接触部可以被线接合，而没有损坏或裂开涂层的风险，或者替选地可以在接触部上沉积焊点。
[0064]
与使用ald在整个衬底设置保形涂层不同，蒸发法的保形性较差，有边缘暴露的风险。特别地，电子束蒸发是有方向性的，因为阴影，特别是那些由接触产生的阴影限制了涂层的均匀生长。然而，在本领域中已知的是，在镀膜期间旋转衬底以使这样的影响最小化。
[0065]
另一个优选的实施方式是在形成接触之前提供涂层，并包括选择性地蚀刻掉涂层的一个或更多个部分以暴露的边缘表面的相应部分。然后，形成接触部的步骤包括形成与边缘表面的每个暴露部分直接接触的欧姆接触。
[0066]
因此，涂层可以通过ald或电子束蒸发提供。由于本实施方式涉及在任何欧姆接触之前形成涂层，甚至可以实现更好的涂层，甚至用电子束蒸发从而使迹道保持清晰。本发明人发现，涂层需要在选择性的部分进行蚀刻，以暴露底层边缘表面的相应部分，从而允许形成欧姆接触。选择性蚀刻优选地使用激光蚀刻、反应离子蚀刻(在所谓的“干蚀刻”中)、化学蚀刻(在所谓的“湿蚀刻”中)和/或光刻法执行。由于二维材料基本上不受污染，因此使用这些方法不会产生明显的不利影响。然而，激光蚀刻和反应性离子蚀刻是优选的，因为这些是“干”的方法，减少了二维材料掺杂的风险，反应性离子蚀刻是最优选的。在一些实施方式中，选择性蚀刻可以执行一段时间，足以蚀刻掉涂层，以暴露可等离子体蚀刻层结构的相应边缘表面。
[0067]
然后，这样的方法要求在每个蚀刻部分中形成与选择性蚀刻所暴露的边缘表面直接接触的欧姆接触。这是有利的，因为接触部因此暴露，以连接至电子电路。特别地，该方法可还包括在欧姆接触上沉积焊点(或焊球)。这使得电子器件的前体可以作为所谓的"倒装芯片"使用。然而，线接合也是优选的。线接合在本领域是已知的，可能涉及球接合、楔接合或顺应接合。
[0068]
然而，发明人发现，这个实施方式在选择性蚀刻和选择性蚀刻部分内的接触沉积所需的对准方面引入了额外的复杂性。然而，蚀刻也带来了在涂层中形成裂缝的风险。
[0069]
在本发明的第二方面，提供了一种电子器件前体，包括：
[0070]
衬底，在所述衬底上具有层结构，所述层结构包括：
[0071]
在所述衬底的第一区域上的下层，其中，所述下层包括遍及所述下层延伸的一个或更多个石墨烯层，以及
[0072]
在所述下层上并且由电介质材料形成的上层，
[0073]
其中，所述下层和所述上层共享连续的外边缘表面，
[0074]
欧姆接触，其设置在所述衬底的另外的区域上并经由所述连续的外边缘表面与所
述一个或更多个石墨烯层直接接触，以及
[0075]
遍及所述衬底、所述层结构和所述至少一个欧姆接触的连续的抗空气涂层。
[0076]
在本发明的第三方面，提供了一种电子器件前体，包括：
[0077]
衬底，在所述衬底上具有层结构，所述层结构包括：
[0078]
在所述衬底的第一区域上的下层，其中，所述下层包括遍及所述下层延伸的一个或更多个石墨烯层，以及
[0079]
在所述下层上并且由电介质材料形成的上层，
[0080]
其中，所述下层和所述上层共享连续的外边缘表面，
[0081]
欧姆接触，其设置在所述衬底的另一个区域上并经由所述连续的外边缘表面与所述一个或更多个石墨烯层直接接触，以及
[0082]
包围所述层结构的连续的抗空气涂层。
[0083]
在本发明的第四方面，提供了一种电子器件前体，包括：
[0084]
衬底，在所述衬底上具有层结构，所述层结构包括：
[0085]
在所述衬底的第一区域上的下层，其中，所述下层包括遍及所述下层延伸的一个或更多个石墨烯层，以及
[0086]
在所述下层上并且由电介质材料形成的上层，
[0087]
其中，所述下层和所述上层共享连续的外边缘表面，
[0088]
欧姆接触，其经由所述连续的外边缘表面与所述一个或更多个石墨烯层直接接触，以及
[0089]
包围所述层结构的连续的抗空气涂层。
[0090]
本文所公开的本发明的另外的方面的电子器件前体优选可通过本文所述的方法获得。因此，与第一方面有关的所有特征可以根据情况同样适用于本发明的另外的方面。
[0091]
因此，本发明另外的方面的电子器件前体具有层结构的特征，该层结构包括包含一个或更多个石墨烯层的下层和由电介质材料形成的上层，其中下层和上层共享连续的外边缘表面。因此，这为石墨烯提供了良好的保护，使其不受大气污染的影响，从而提高了器件性能在较长时间内的稳定性，并延长了器件寿命。
[0092]
此外，还提供了用于连接电子电路的欧姆接触，该欧姆接触只与石墨烯层的边缘而不是上部(或下部)的平面表面直接接触。相对于表面接触，边缘接触提供了更好的电荷注入，并基本上避免了石墨烯的掺杂。这在器件前体旨在在高温下使用的情况下特别有用，因为在制造之后和随后的使用期间，温度的升高会导致二维材料被例如欧姆接触的金属掺杂。
[0093]
在本发明的优选实施方式中，电子器件前体是用于晶体管或霍尔传感器，最优选霍尔传感器。尽管如此，许多其他的电子器件也可以用本文所述的方法和/或用本文所述的电子器件前体制造，包括电容器、二极管和电感器。
[0094]
在本发明的特别优选的实施方式中，本文所述的方法包括：
[0095]
(i)在抗等离子体衬底设置可等离子体蚀刻的层结构，其中，所述层结构具有暴露的上表面；
[0096]
(ii)将抗等离子体电介质图案化到所暴露的上表面上，以形成具有所述层结构的至少一个覆盖区域和至少一个未覆盖区域的中间体；
[0097]
(iii)使所述中间体经受等离子体蚀刻，从而将所述层结构的所述至少一个未覆盖区域蚀刻掉，以形成所述层结构的具有暴露的边缘表面的至少一个覆盖区域；
[0098]
(iv)形成在所述抗等离子体衬底上并且与所暴露的边缘表面的一部分直接接触的欧姆接触；
[0099]
(v)通过ald遍及所述抗等离子体衬底形成涂层，以向所述层结构的所述至少一个覆盖区域、所述欧姆接触和剩余的暴露的边缘表面提供连续的抗空气涂层；
[0100]
其中，所述可等离子体蚀刻层结构包括一个或更多个石墨烯层或由一个或更多个石墨烯层组成，这些石墨烯层跨层结构的覆盖区域延伸到暴露的边缘表面。因此，本文所述的第二方面的电子器件前体优选通过该方法能够获得，甚至更优选通过该方法获得。
[0101]
第二方面的器件前体包括遍及衬底、层结构和至少一个欧姆接触的连续的抗空气涂层，这也可被视为包围了根据本文所公开的第三方面和第四方面的层结构。
[0102]
在本发明的特别优选的实施方式中，本文所述的方法包括：
[0103]
(i)在抗等离子体衬底设置可等离子体蚀刻的层结构，其中，所述层结构具有暴露的上表面；
[0104]
(ii)将抗等离子体电介质图案化到所暴露的上表面上，以形成具有所述层结构的至少一个覆盖区域和至少一个未覆盖区域的中间体；
[0105]
(iii)使所述中间体经受等离子体蚀刻，从而将所述层结构的所述至少一个未覆盖区域蚀刻掉，以形成所述层结构的具有暴露的边缘表面的至少一个覆盖区域；
[0106]
(iv)形成在所述抗等离子体衬底上并且与所暴露的边缘表面的一部分直接接触的欧姆接触；
[0107]
(v)在所述抗等离子体基板上图案化涂层，以向所述层结构的所述至少一个覆盖区域和剩余的暴露的边缘表面提供连续的抗空气涂层；
[0108]
其中，所述可等离子体蚀刻层结构包括一个或更多个石墨烯层或由一个或更多个石墨烯层组成，这些石墨烯层跨层结构的覆盖区域延伸到所述暴露的边缘表面。因此，本文所述的第三方面和/或第四方面的电子器件前体优选通过该方法能够获得，甚至更优选通过该方法获得。
[0109]
在本发明的特别优选的实施方式中，本文所述的方法包括：
[0110]
(i)在抗等离子体衬底设置可等离子体蚀刻的层结构，其中，所述层结构具有暴露的上表面；
[0111]
(ii)将抗等离子体电介质图案化到所暴露的上表面上，以形成具有所述层结构的至少一个覆盖区域和至少一个未覆盖区域的中间体；
[0112]
(iii)使所述中间体经受等离子体蚀刻，从而将所述层结构的所述至少一个未覆盖区域蚀刻掉，以形成所述层结构的具有暴露的边缘表面的至少一个覆盖区域；
[0113]
(iv)在所述抗等离子体衬底上形成涂层，以向所述层结构的所述至少一个覆盖区域和剩余的所暴露的边缘表面提供连续的抗空气涂层；
[0114]
(v)选择性地蚀刻掉所述涂层的一个或更多个部分，以暴露所述边缘表面的相应部分；
[0115]
(vi)形成与所述边缘表面的每个暴露部分直接接触的欧姆接触；
[0116]
其中，所述可等离子体蚀刻层结构包括一个或更多个石墨烯层或由一个或更多个
石墨烯层组成，这些石墨烯层遍及所述层结构的覆盖区域延伸到所述暴露的边缘表面。因此，本文所述的第四方面的电子器件前体优选通过该方法能够获得，甚至更优选通过该方法获得。
[0117]
在本发明的甚至更优选的实施方式中，所述的方法包括：
[0118]
(i)通过mocvd在蓝宝石衬底设置石墨烯单层，其中，所述石墨烯单层具有暴露的上表面；
[0119]
(ii)将氧化铝作为一个或更多个交叉形区域图案化在所暴露的上表面上，以形成具有所述石墨烯单层的至少一个覆盖区域和至少一个未覆盖区域的中间体；
[0120]
(iii)使所述中间体经受氧等离子体蚀刻，由此，所述石墨烯单层的所述至少一个未覆盖区域被蚀刻掉，以形成具有暴露的边缘表面的单层石墨烯的至少一个覆盖区域；
[0121]
(iv)在所述蓝宝石衬底上对于步骤(ii)中形成的每个交叉形区域形成四个金欧姆接触，每个接触部与所述交叉的四个臂的暴露的边缘表面的远端部分直接接触；
[0122]
(v)通过ald遍及所述蓝宝石衬底形成氧化铝涂层，以向单层石墨烯的至少一个覆盖区域、所述欧姆接触和剩余的暴露的边缘表面提供连续的抗空气涂层；
[0123]
其中，所述石墨烯单层跨所述至少一个覆盖区域延伸到所述暴露的边缘表面，并且所述电子器件前体用于形成霍尔传感器。
[0124]
因此，优选的电子器件前体是用于霍尔传感器的电子器件前体，包括：
[0125]
蓝宝石衬底，在所述蓝宝石衬底上具有层结构，所述层结构包括：
[0126]
在所述蓝宝石衬底的第一区域上的石墨烯单层，和
[0127]
在所述石墨烯单层上的氧化铝层，
[0128]
其中，所述石墨烯和所述氧化铝呈交叉形，并共享连续的外边缘表面，
[0129]
四个金欧姆接触，每个接触部设置在所述蓝宝石衬底的另一个区域上，并直接接触每个交叉的四个臂中的每一个的所述暴露的边缘表面的远端部分，以及
[0130]
遍及所述蓝宝石衬底、所述层结构和所述接触部的连续的氧化铝涂层。
[0131]
在本发明的另一个更优选的实施方式中，本文所述的方法包括：
[0132]
(i)通过mocvd在蓝宝石衬底设置石墨烯单层，其中，所述石墨烯单层具有暴露的上表面；
[0133]
(ii)将氧化铝作为一个或更多个交叉形区域图案化在所述暴露的上表面上，以形成具有所述石墨烯单层的至少一个覆盖区域和至少一个未覆盖区域的中间体；
[0134]
(iii)将所述中间体进行氧等离子体蚀刻，由此，所述石墨烯单层的所述至少一个未覆盖区域被蚀刻掉，以形成单层石墨烯的具有暴露的边缘表面的至少一个覆盖区域；
[0135]
(iv)在所述蓝宝石衬底上对于步骤(ii)中形成的每个交叉形区域形成四个金欧姆接触，每个接触部与每个交叉的四个臂的所述暴露的边缘表面的远端部分直接接触；
[0136]
(v)通过电子束蒸发将氧化铝涂层图案化在所述蓝宝石衬底上，以向单层石墨烯的所述至少一个覆盖区域和剩余的暴露的边缘表面提供连续的抗空气涂层；
[0137]
其中，所述石墨烯单层跨所述至少一个覆盖区域延伸到所述暴露的边缘表面，并且所述电子器件前体用于形成霍尔传感器。
[0138]
类似地，在本发明的另一个更优选的实施方式中，所述的方法包括：
[0139]
(i)通过mocvd在蓝宝石衬底设置石墨烯单层，其中，所述石墨烯单层具有暴露的
上表面；
[0140]
(ii)将氧化铝作为为一个或更多个交叉形区域图案化在所述暴露的上表面上，以形成具有所述石墨烯单层的至少一个覆盖区域和至少一个未覆盖区域的中间体；
[0141]
(iii)将所述中间体进行氧等离子体蚀刻，由此，所述石墨烯单层的所述至少一个未覆盖区域被蚀刻掉，以形成单层石墨烯的具有暴露的边缘表面的至少一个覆盖区域；
[0142]
(iv)在所述蓝宝石衬底上形成氧化铝涂层，以向单层石墨烯的至少一个覆盖区域和所述暴露的边缘表面提供连续的抗空气涂层；
[0143]
(v)选择性地激光蚀刻所述氧化铝涂层的四个部分，以暴露所述石墨烯单层的边缘表面的相应部分，从而暴露每个交叉的四个臂的所述边缘表面的远端部分；
[0144]
(vi)形成与所述边缘表面的所述四个暴露部分中的每一个直接接触的四个金欧姆接触；
[0145]
其中，所述石墨烯单层跨所述至少一个覆盖区域延伸到所述暴露的边缘表面，并且所述电子器件前体用于形成霍尔传感器。
[0146]
因此，优选的电子器件前体是用于霍尔传感器的前体，包括：
[0147]
蓝宝石衬底，在所述蓝宝石衬底上具有层结构，所述层结构包括：
[0148]
在所述蓝宝石衬底的第一区域上的石墨烯单层，以及
[0149]
在所述石墨烯单层上的氧化铝层，
[0150]
其中，所述石墨烯和所述氧化铝呈交叉形，并共享连续的外边缘表面，
[0151]
四个金欧姆接触，每个接触部设置在所述蓝宝石衬底的另一个区域上，并直接接触所述交叉的四个臂中的每一个的暴露的边缘表面的远端部分，以及
[0152]
遍及包围所述层结构的连续的氧化铝涂层。
[0153]
因此，优选的电子器件前体包括封装保护石墨烯单层的边缘的层结构的氧化铝涂层。器件前体的接触部至少部分暴露，即没有被氧化铝涂层涂覆，因为蓝宝石衬底至少部分暴露。通常情况下，相邻的器件前体之间的衬底的至少区域作为阵列的一部分，以便允许对共同的衬底进行切分，以提供多个器件前体，而没有在切割期间损坏涂层的风险。
[0154]
在实施方式中，其中，涂层首先被沉积，然后被蚀刻，以暴露石墨烯的边缘表面，从而提供这样的电子器件前体，由于被沉积到涂层中的激光蚀刻的开口中，接触部将被垂直地暴露。
[0155]
在实施方式中，其中，涂层在形成接触部后被图案化，在图案化期间接触部的部分涂层可能会使接触部的上表面暴露。然而，也可以在接触部的上表面上方图案化涂层，并且通过涂层的图案化使至少边缘表面暴露。换言之，在最终的电子器件前体中，接触部并没有被涂层完全封装，从而允许简单的接线接合或焊接，以连接至电子电路，而不需要刺穿涂层。
附图说明
[0156]
现在将参照以下非限制性的附图来进一步描述本发明，其中：
[0157]
图1是示出本发明方法的流程图。
[0158]
图2是根据本发明的实施方式的电子器件前体的截面图。
[0159]
图3是根据本发明的实施方式的另一个电子器件前体的截面图。
[0160]
图4是根据本发明的实施方式的另一个电子器件前体的平面图。
[0161]
图5是根据本发明的实施方式的另一个电子器件前体的平面图。
[0162]
图6是根据本发明的实施方式的电子器件前体阵列的透视图。
[0163]
图1是示出本发明的方法100的流程图。方法100包括一些基本步骤(105、110、115和120)，并且可以还包括表示方法100的三个替选的优选具体实施方式的三个可选的步骤(125a、125b和125c)中的一个。
[0164]
方法100用于形成适用于霍尔传感器的电子器件前体，并且包括在抗等离子体衬底上设置等离子体可蚀层结构的第一步骤105。在示例性的方法100中，等离子体可蚀层结构包括通过mocvd直接在蓝宝石衬底上设置的石墨烯单层。
[0165]
接下来，另外的步骤110包括通过电子束蒸发在石墨烯单层的暴露的上表面上图案化氧化铝的阵列交叉形区域，以形成中间体的阵列。该方法将参照一个中间体进一步描述，但是将理解的是，阵列的所有中间体被同时处理。步骤115包括使中间体经受氧等离子体蚀刻，从而蚀刻暴露的石墨烯单层，并形成覆盖有氧化铝的石墨烯的交叉形区域阵列，覆盖有氧化铝的石墨烯具有连续的暴露的边缘表面。
[0166]
方法100还包括形成与蚀刻的石墨烯单层的暴露的边缘表面的一部分直接接触的金属欧姆接触的步骤120。特别地，在交叉形的“臂”中的每一个的端部处形成四个金属接触。
[0167]
在方法100的第一具体实施方式中，方法100还包括在步骤120之后执行的步骤125a，该步骤包括通过ald遍及蓝宝石衬底形成氧化铝涂层，从而用连续的抗空气涂层涂覆涂有氧化铝的石墨烯、欧姆接触和暴露的衬底。
[0168]
在第二具体实施方式中，方法100还包括在步骤120之后执行的步骤125b，该步骤包括通过电子束蒸发在衬底上图案化氧化铝涂层，从而用连续的抗空气涂层涂覆涂有氧化铝的石墨烯。因此，由步骤125b提供的氧化铝涂层涂覆并保护不与欧姆接触接触的暴露边缘免受大气污染，并且涂层的图案是相同的几何交叉形状，但几何上更大。例如，该形状的最大宽度和/或最大高度可以比步骤110的图案化氧化铝大10％，甚至20％。该图案化步骤还使每个金属接触部的一部分暴露，以用于与电子电路的连接。
[0169]
在第三具体实施方式中，该方法100还包括在步骤120之前的形成涂层的步骤125c。步骤125c包括形成涂层，以向涂有氧化铝的石墨烯单层提供连续的抗空气氧化铝涂层(即，使暴露的边缘表面被涂覆)。在本实施方式中，步骤120还包括如下步骤：在底层交叉形的“臂”中的每一个的端部处选择性地激光蚀刻涂层的四个部分，以暴露石墨烯的边缘表面的相应部分。按照方法100的要求，步骤120包括在选择性蚀刻的部分中的每一个中形成与暴露的边缘表面直接接触的金属欧姆接触。
[0170]
图2是电子器件前体200的截面图。前体200可以通过本文所述的方法获得，该方法包括在形成欧姆接触后通过ald形成涂层。
[0171]
电子器件前体200由蓝宝石衬底205形成，其上具有包括石墨烯层结构的可等离子体蚀刻的二维材料层210。二维材料层210具有由其上形成的氧化铝层215所限定的形状。因此，二维材料层和氧化铝共享连续的边缘表面，其中石墨烯层结构延伸到这个边缘。
[0172]
前体200还包括两个欧姆接触220a和220b，每个都与所述二维材料层210的边缘直接接触，因此与石墨烯层结构的边缘直接接触。在二维材料层210的表面没有接触材料，因
为氧化铝和二维材料共享连续的边缘表面，并且具有相同的形状。有利的是，接触不会导致在接触设置在二维材料的平表面上时可以观察到的二维材料的任何可察觉的掺杂。此外，相对于表面电荷注入，边缘接触提供了改进的电荷注入，提高了整体效率(例如，通过减少作为热的任何电损失)。
[0173]
在氧化铝涂层215、接触部220a和220b以及衬底205上形成连续的二氧化硅抗空气涂层。该涂层225通过防止例如氧气和水蒸气的进入提供了优异的大气污染防护。前体200还包括接线230a和230b，它们分别线接合至欧姆接触220a和220b。接线230a和230b提供了与欧姆接触电连接的方式，并且因此从涂层突出。
[0174]
本发明人已经发现，电子器件前体200提供了一种具有优良稳定性的电子器件。特别地，本发明人发现，由前体200形成的器件表现出小于0.01％/天的劣化率(相对于器件的初始载流子浓度以及相应的灵敏度和制造点测量)。
[0175]
通过比较的方式，由没有提供涂层(例如涂层215)，而是用陶瓷盖来“密封”部件(如本领域公知的，也可以与本发明结合使用)的前体形成的器件，发现这样的器件的灵敏度以超过0.5％/天的速率下降。同样，本发明人发现，没有涂层或陶瓷盖的情况下，灵敏度的下降幅度显著增大。
[0176]
通过另外的比较的方式，发明人发现，使用有机pmma涂层形成的器件比已知的陶瓷盖提供了更大的防止劣化的保护，这样的器件的劣化速率在0.03％/天和0.1％/天之间。
[0177]
本发明人还发现，当金属接触在电介质层图案化之前沉积在石墨烯上时，金属会导致石墨烯的重度掺杂，大于10
12
cm-2
，甚至大于10
13
cm-2
，从而显著降低灵敏度。
[0178]
图3是电子器件前体300的截面图。前体300可通过本文所述的方法获得，该方法包括在形成欧姆接触的步骤之前形成涂层。
[0179]
电子器件前体300包括蓝宝石衬底305，其上具有可等离子体蚀刻的二维材料层310。在本实施方式中，二维材料层包括双层石墨烯(即具有2层石墨烯的石墨烯单层)。其上形成的是二氧化硅315的图案化层，它与双层石墨烯310共享连续的边缘表面。沉积在图案化二氧化硅层315的表面上的是连续的抗空气涂层325。涂层325也沉积在衬底305表面的相邻部分上。图3是前体300的截面图，该截面将沉积在衬底305上的两个欧姆接触320二等分。可以理解的是，在其他截面中，涂层325将是连续的。
[0180]
接触部320与双层石墨烯的边缘表面，以及其上的二氧化硅和氧化铝涂层直接接触。前体300可以通过本文所述的方法获得，该方法包括选择性地蚀刻在形成欧姆接触之前形成的涂层。因此，接触部从蚀刻期间暴露的衬底305的表面延伸到涂层325的表面。在这个实施方式中，在欧姆接触的暴露部分上设置了焊球(或焊点)330，这样前体300可以被描述为“倒装芯片”。
[0181]
图4是电子器件前体400的平面图。前体400适用于霍尔传感器，由相同形状/图案化(具体地交叉形状)的氧化铝层415下方的二维材料层形成，所有这些都是在硅衬底405上形成。二维材料和图案化氧化铝415的交叉形层结构的四个“臂”中的每一个的端部(即远端部分)与四个钛接触部(420a、420b、420c和420d)中的每一个直接接触。连续的抗空气氧化铝涂层425以如下方式被设置在该层结构和每个接触部的一部分上方，该方式足以封装底层二维材料层的边缘，并使钛接触部中的每一个的一部分暴露。涂层425可以通过电子束蒸发提供。在图4中，涂层425被示出为半透明，以示出底层图案化氧化铝415的存在。正如可以
理解的，二维材料层具有与氧化铝层415相同的形状。前体400是单独的部件，可以通过切割由共享公共衬底的等同前体阵列形成的衬底而获得。前体400在这方面是有利的，因为切割不涉及切割涂层425，因为涂层不延伸到所谓的“迹道”或制造的部件阵列之间的衬底部分。
[0182]
本发明人利用在器件前体的不同位置获得的拉曼光谱来确认石墨烯的存在(和质量)或不存在。特别地，本发明的方法有利于石墨烯的完全蚀刻直至图案化的氧化铝的边缘，使得可以提供欧姆接触，而不必移除保护性的氧化铝层。此外，石墨烯的拉曼光谱表明，靠近边缘的石墨烯的质量可以保持与石墨烯的底层和保护部分的其余部分(例如在图4中石墨烯和图案化氧化铝的堆叠的标签415的点)的质量相当。此外，本发明人还使用拉曼光谱来表明在涂层与衬底之间在图案化电介质之外没有石墨烯(例如在图4中涂层的标签425的点)。
[0183]
图5是电子器件前体500的平面图。前体500适用于霍尔传感器，并且由相同形状/图案(具体地，交叉形状)的氧化铝层515下方的二维材料层形成，所有这些都是在蓝宝石衬底上形成的。在交叉的四个部分处，具体地作为交叉形状的每个臂的端部的四个远端部分，与底层二维材料层的相应边缘部分直接接触地设置单独的金接触部520。通过ald形成的二氧化硅的连续的抗空气涂层525遍及整个衬底和二维材料和氧化铝515的层结构(因此所有边缘不与接触部520直接接触)以及所有的接触部520本身涂覆。与图4一样，涂层525被示出为半透明，以示出底层图案化氧化铝515的存在。
[0184]
图6是电子器件前体阵列600的透视图。阵列600是由四个电子器件前体形成的，这些前体可以通过沿迹道635切割衬底而分开。每个前体包括衬底的一部分(605a、605b、605c和605d)，在每一部分上形成的是涂层(625a、625b、625c和625d)，其封装二维材料的层结构和图案化的电介质层。此外，每个前体包括两个欧姆接触(620a和620a')，欧姆接触的部分未被涂层(625a)封装。
[0185]
示例
[0186]
根据第一示例：
[0187]
1.根据wo2017/029470中的工艺，在蓝宝石衬底上生长石墨烯。
[0188]
2.使用热蒸发法通过具有交叉形状的孔隙的投影掩模将al2o3蒸发到石墨烯上。蒸发的al2o3的厚度为10nm。
[0189]
3.经由等离子体蚀刻移除暴露为最上层的区域中的石墨烯。使用的设置是40％的功率(在100w的器件上)，6sccm的氧气流量，持续30秒。
[0190]
4.使用另一个投影掩模在交叉臂的端部蒸发出ti/au条形接触。这些是通过蒸发10nm的钛，然后120nm的金而制成的。它们相对于交叉臂定位，使它们在交叉臂的端部处与石墨烯的边缘接触，并从交叉臂的侧面延伸开来。
[0191]
5.第二层蒸发的al2o3以大于第一层的交叉形状沉积在第一层上方，使其覆盖第一交叉，并使每个条形接触部的一部分暴露。
[0192]
6.这样就得到了晶片上的器件，然后通过标准的beol加工来处理这些器件。
[0193]
根据第二示例：
[0194]
1.根据wo2017/029470中的工艺，在蓝宝石衬底上生长石墨烯。
[0195]
2.使用热蒸发法通过具有交叉形孔径的投影掩模将al2o3蒸发到石墨烯上。蒸发的al2o3的厚度为10nm。
[0196]
3.通过等离子体蚀刻移除作为最上层暴露的区域中的石墨烯。使用的设置是40％的功率(在100w的器件上)，6sccm的氧气流量，持续30秒。
[0197]
4.使用另一个投影掩模，在交叉臂的端部上蒸发出ti/au条形接触部。这些是通过蒸发10nm的钛，然后120nm的金而制成的。它们相对于交叉臂定位，使它们在交叉臂的端部处与石墨烯的边缘接触，并从交叉臂的侧面延伸开来。
[0198]
5.使用ald在整个晶片上沉积第二层al2o3。该层的厚度为65nm。
[0199]
6.这样就得到了晶片上的器件，然后通过标准的beol加工处理。
[0200]
如本文所使用的，除非上下文有明确指定，否则单数形式的“一”、“一个”和“该”包括复数形式的参考。术语“包括”的使用旨在解释为包括此类特征，但不排除其他特征，并且还旨在包括必然限于所述特征的选项。换言之，该术语还包括“基本由
…
组成”(意指可以存在特定的进一步部件，只要它们不会对所述特征的基本特征产生实质性影响)和“由
…
组成”(意指不可以包括其他特征，使得如果各部件按其比例指示为百分比，这些部件加起来将达到100％，同时考虑到任何不可避免的杂质)的限制，除非上下文有明确规定。
[0201]
应当理解的是，尽管本文中可能使用术语“第一”、“第二”等来描述各种元素、层和/或部分，但这些元素、层和/或部分不应受到这些术语的限制。这些术语仅用于区分一个元素、层或部分与另一个，或另外的元素、层或部分。可以理解的是，术语“在
…
上”是指“直接在
…
上”，这样，在一种材料被说成是“在另一种材料上”的时候，没有任何中间层。空间上的相对术语，例如“下方”、“下面”、“下部”、“上方”、“上部”等，在此可用于描述一个元素或特征与另一个(些)元素或特征的关系，以便于描述。可以理解的是，除了附图中描述的取向外，空间上的相对术语旨在包括器件在使用或操作中的不同取向。例如，如果附图中的器件被翻过来，被描述为“在其他元素或特征下方”或“在其他元素或特征下面”的元素将被定向为“在其他元素或特征上方”。因此，示例中的术语“下方”可以包括上方和下方这两种取向。该器件可以以其他方式定向，并且本文中使用的空间相对描述符也可以相应地解释。
[0202]
前面的详细描述是以解释和说明的方式提供的，而不是旨在限制所附权利要求的范围。对于本领域的普通技术人员来说，本文所说明的目前优选的实施方式的许多变化是明显的，并且仍然在所附权利要求书及其等同物的范围内。