一种比较器阈值误差校准方法、装置、设备及介质

1.本发明涉及数字模拟技术领域，尤其涉及一种比较器阈值误差校准方法、装置、设备及介质。


背景技术：

2.模数转换器(adc)用于将模拟信号转换成数字信号，广泛运用于无线通信、高端测试设备、图像语音处理等领域。随着先进工艺和设计技术的发展，以及应用场景的扩展，对高速度、高精度adc的需求日益显著。
3.其中，流水线adc在速度和精度之间能够达到较好的折中，因而对于超高速高精度adc一般采用流水线，或流水线-时间交织架构，但是由于流水线adc工艺或其他非理想因素的影响，会导致流水线adc的比较器存在阈值失调的现象，造成误码。
4.因此，亟需提供一种可靠的比较器阈值误差校准方案。


技术实现要素：

5.本发明的目的在于提供一种比较器阈值误差校准方法、装置、设备及介质，用于解决现有技术中流水线adc中的比较器阈值失调造成误码的问题。
6.为了实现上述目的，本发明提供如下技术方案：
7.本发明提供一种比较器阈值误差校准方法，包括：
8.获取待测试流水线模数转换器的正弦波模拟信号；
9.将所述正弦波模拟信号输入建立完成的统计模型中，得到所述流水线模数转换器的输出码的目标统计分布；
10.获取所述流水线模数转换器的输出码的实际统计分布；
11.比较所述目标统计分布与所述实际统计分布，确定所述流水线模数转换器中的比较器阈值的误差值；
12.对所述误差值进行校准。
13.本发明提供一种比较器阈值误差校准装置，包括：
14.正弦波模拟信号获取模块，用于获取待测试流水线模数转换器的正弦波模拟信号；
15.目标统计分布确定模块，用于将所述正弦波模拟信号输入建立完成的统计模型中，得到所述流水线模数转换器的输出码的目标统计分布；
16.实际统计分布获取模块，用于获取所述流水线模数转换器的输出码的实际统计分布；
17.误差值确定模块，用于比较所述目标统计分布与所述实际统计分布，确定所述流水线模数转换器中的比较器阈值的误差值；
18.误差校准模块，用于对所述误差值进行校准。
19.本发明提供一种比较器阈值误差校准设备，其特征在于，包括：
20.通信单元/通信接口，用于获取待测试流水线模数转换器的正弦波模拟信号以及获取所述流水线模数转换器的输出码的实际统计分布；
21.处理单元/处理器，用于将所述正弦波模拟信号输入建立完成的统计模型中，得到所述流水线模数转换器的输出码的目标统计分布；
22.比较所述目标统计分布与所述实际统计分布，确定所述流水线模数转换器中的比较器阈值的误差值；
23.对所述误差值进行校准。
24.本发明提供的一种计算机存储介质，所述计算机存储介质中存储有指令，当所述指令被运行时，实现上述的比较器阈值误差校准方法。
25.与现有技术相比，本发明提供的比较器阈值误差校准方案，通过获取待测试流水线模数转换器的正弦波模拟信号，将正弦波模拟信号输入建立完成的统计模型中，得到流水线模数转换器的输出码的目标统计分布，获取流水线模数转换器的输出码的实际统计分布，比较目标统计分布与实际统计分布，确定流水线模数转换器中的比较器阈值的误差值，并对误差值进行校准。无需增加额外计算电路，所有运算可在片外完成，硬件开销小。该方法对于流水线adc而言，可以有效提高其整体的线性度。
附图说明
26.此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
27.图1为流水线模数转换器的整体框图；
28.图2为比较器阈值失调时的传输曲线；
29.图3为本说明书实施例提供的一种比较器阈值误差校准方法流程示意图；
30.图4为14bit pipelined adc整体结构图；
31.图5为本说明书实施例提供的一种比较器阈值误差校准装置结构图；
32.图6为本说明书实施例提供的一种比较器阈值误差校准构设备示意图。
具体实施方式
33.为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
34.需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
35.本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b的情况，其中a，b可以是单数或者复数。字符“/”一般表示前后关
联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。
36.在介绍本发明实施例之前首先对本发明实施例中涉及到的相关名词作如下释义：
37.模数转换器：也叫模拟数字转换器，即a/d转换器，或简称adc，通常可以表示一个将模拟信号转变为数字信号的电子元件。通常的模数转换器是将一个输入电压信号转换为一个输出的数字信号。由于数字信号本身不具有实际意义，仅仅表示一个相对大小。故任何一个模数转换器都需要一个参考模拟量作为转换的标准，比较常见的参考标准为最大的可转换信号大小。而输出的数字量则表示输入信号相对于参考信号的大小。
38.流水线模数转换器(pipelined adc)：是一种常用模数转换结构，其转换速率较高，消耗的芯片面积和功耗却较低，常用于无线通信、ccd图像数据处理、超声监测等高速应用领域。大多数流水线adc都采用开关电容电路实现，可以达到较高精度和较低功耗。如果不进行自校正(calibration)或者电容修正(trimming)，流水线adc只能达到10～12bit的精度，这主要是由于开关电容电路对电容匹配精度比较敏感。另外，运放的有限增益、参考电压的精度、开关的电荷注入等因素也都限制了转换器精度的提高。同时，由于工艺制造过程和工作环境等造成的影响是随机变化的，要消除这类影响需要芯片本身有自校正的功能。通过自校正，转换器的精度可以达到13～15bit。
39.flash adc：又称为全并行adc，一些高速仪表如数字示波器的带宽达到ghz量级，需要转换速度极高的模数转换器，通常采用flash结构。
40.对于流水线adc，可以结合图1进行说明：
41.图1为流水线模数转换器的整体框图。如图1所示，给出了通道内的子pipelined(流水线)adc的原理，基本原理是将高分辨率的模数转换压力，分摊到每个流水级。通过每个流水级依次解析少量位数，多级流水级连续工作实现高分辨率的模数转换，其中最高有效位由流水线中第一级解析，而最低有效位在流水线中最后一级解析，每个流水级中的子adc通常由flash adc实现，但是由于工艺等非理想因素，会导致flash adc中的比较器存在阈值失调现象，从而导致该级流水级的传输曲线溢出，造成误码。
42.针对这个问题，现有技术提出了带有0.5bit冗余结构的mdac(微软数据库访问组件)，可以容忍子adc一定的比较器阈值失调，是目前常用的一种pipelined adc架构，其原理是：为了减少由增益误差或比较器阈值失调引起的失码的可能性，级间增益从2n降低到2
n-1
；同时上减少了一个比较器，并将剩下所有的比较器阈值都进行平移，以避免adc的数字输出起始值不为0，存在固定的偏移的现象。
43.在这种情况下，只要比较器阈值失调在一定范围内，就可以对其进行校正，此时传输曲线如下图2所示。对于pipelined adc最后一级的流水级，通常由一个flash adc实现。由于该级流水级为最后一级，没有冗余位结构可以容忍一定范围内的比较器阈值失调，此时该flash adc的比较器阈值失调，就会严重影响adc整体的线性度。
44.基于此，本发明提出一种比较器阈值误差校准方案，接下来，结合附图对本说明书实施例提供的方案进行说明：
45.图3为本说明书实施例提供的一种比较器阈值误差校准方法流程示意图。从程序
角度而言，流程的执行主体可以为流水线模数转换器芯片；该芯片中可以包括比较器阈值误差提取电路以及比较器阈值调节电路等等。
46.如图3所示，该流程可以包括以下步骤：
47.步骤310：获取待测试流水线模数转换器的正弦波模拟信号。
48.步骤320：将所述正弦波模拟信号输入建立完成的统计模型中，得到所述流水线模数转换器的输出码的目标统计分布。
49.正弦波模拟信号是模拟接近正弦波的信号。统计模型可以是adc模型，对这个adc模型输入一个正弦波模拟信号，就可以得出统计模型最后一级的flash adc输出码的统计分布。最后一级的flash adc输出码的统计分布可以确定为目标统计分布。
50.步骤330：获取所述流水线模数转换器的输出码的实际统计分布。
51.在实际测试中，流水线模数转换器最后一级的flash adc可以对应有多个输出码，每个输出码对应有实际的统计分布，在具体实现过程中，多个输出码的统计分布可以是各个输出码对应的出现概率，例如：输出码0对应的出现概率为0.00％、输出码4对应的出现概率为12.88％。
52.步骤340：比较所述目标统计分布与所述实际统计分布，确定所述流水线模数转换器中的比较器阈值的误差值。
53.将模型输出的目标统计与实际测试时的实际统计分布进行比对，就可以确定比较器阈值的误差值。其中，实际统计分布可以表示对实际adc芯片输入一个与模型输入相同的正弦波模拟信号，进而统计adc芯片实际测试时最后一级的flash adc输出码的统计分布。
54.步骤350：对所述误差值进行校准。
55.校准时，可以基于补偿电路进行校准，也可以采用其他方式进行校准，只要是可以用于校准流水线adc中比较器阈值误差的方法都可以应用在本发明提供的校准方案中。
56.图3中的方法，通过获取待测试流水线模数转换器的正弦波模拟信号，将正弦波模拟信号输入建立完成的统计模型中，得到流水线模数转换器的输出码的目标统计分布，获取流水线模数转换器的输出码的实际统计分布，比较目标统计分布与实际统计分布，确定流水线模数转换器中的比较器阈值的误差值，并对误差值进行校准。无需增加额外计算电路，所有运算可在片外完成，硬件开销小。该方法对于流水线adc而言，可以有效提高其整体的线性度。
57.基于图3的方法，本说明书实施例还提供了该方法的一些具体实施方式，下面进行说明。
58.在使用统计模型之前，需要对被校准的流水线adc进行仿真建模。具体实现时，可以建立加入比较器阈值误差的统计模型，也可以直接建立不加入误差的理想模型。下面分别进行说明：
59.方式一、建立加入比较器阈值误差的统计模型。
60.设置所述待测试流水线模数转换器的初始误差，所述初始误差为统计模型中最后一级模数转换器中的比较器阈值的预设误差值；
61.采用所述初始误差以及预设的正弦波模拟信号，输入初始统计模型中，得到所述流水线模数转换器的输出码的统计分布；
62.基于所述统计分布与已知统计分布之间的差异值，对所述初始误差进行调整，直
至所述统计分布满足预设条件为止，得到建立完成的统计模型。
63.由于pipelined adc的数据流是一级一级传递处理的，也就是第一级的输出就是第二级的输入，因此其传输曲线是可以横向折叠的。建模时，可以通过matlab对adc的结构进行仿真建模，用模型来模拟图4的结构的工作流程。图4为14bit pipelined adc整体结构图，以14bit pipelined adc为例，假定该pipelined adc由5级2.5bit流水级与以后一级4bit flash adc组成。图4中的结构在实现时，整个过程可以用模型来模拟。即采用模型对被校准的流水线adc进行建模，建模时可以加入一些误差(例如：比较器失调)，例如：加入10％的误差时，若此时最后一级flash adc的比较器阈值出现失调，如第四个比较器的阈值偏大了10％，此时最后一级的flash adc输出码的统计分布为：
64.表1、加入误差的统计分布表
[0065][0066][0067]
上述表1通过加入初始误差，根据概率对初始反复调整，例如：现在有一款adc的芯片，通过测试，输出码的出现概率不一样，首先设置误差初始值，根据输出概率调整误差，直至输出的误差满足条件，可以确定设置的误差与实际误差相近。
[0068]
上述步骤中，比较所述目标统计分布与所述实际统计分布，确定所述流水线模数转换器中的比较器阈值的误差值，具体可以包括：
[0069]
确定同一输出码对应的目标统计分布以及实际统计分布；
[0070]
计算所述目标统计分布与实际统计分布之间的差值；
[0071]
将所述差值确定为所述流水线模数转换器中的比较器阈值的误差值。
[0072]
通过上述方式一，将误差加入模型训练过程中，基于模型的输出结果与实际统计分布进行比对，从而确定比较器阈值的误差值。
[0073]
方式二、建立理想模型。
[0074]
所述建立完成的统计模型可以为未设置初始误差的理想模型；所述方法还可以包括：
[0075]
获取单音正弦波模拟信号；
[0076]
将所述单音正弦波模拟信号输入所述理想模型之后，得到理想统计分布；
[0077]
比较所述理想统计分布与所述目标统计分布，确定所述流水线模数转换器中的比较器阈值的误差值。
[0078]
对于理想模型，理想模型输出的结果为理想结果，理想模型输出的输出码统计分布可以结合表2进行说明：
[0079]
表2、理想情况下的统计分布表
[0080]
输出码出现概率00.00％10.00％20.00％30.00％412.88％512.39％612.36％712.37％812.37％912.36％1012.39％1112.88％120.00％130.00％140.00％150.00％
[0081]
可以看出，在理想情况下，最后一级flash adc的输出码在0-3与12-15出现概率为0，在4-11数字码中出现的概率基本一致，为12.5％左右。
[0082]
表1和表2进行比较，统计结果表明，由于第四个比较器的阈值偏大了10％，导致数字码4的统计概率从12.88％下降到11.59％，下降了约10％；而数字码3的统计概率从0.00％提升到了1.28％。可以看出，对于最后一级的flash adc，其比较器阈值失调程度与该比较器对应的两个数字码的出现概率存在一个线性关系。这表明，我们可以根据输出信号的统计概率，从而反向推测出该数字码对应的比较器阈值的失调程度。
[0083]
实际测试中，待测试的流水线模数转换器中的比较器阈值对应的输出结果与理想结果进行比较，即可提取出最后一级flash adc的比较器阈值失调信息，通过反馈调节从而实现比较器阈值失调的准确校准。基于理想模型建模于仿真，结合码密度与概率统计，通过
比较实际测试结果与理想模型之间的差异，提取出最后一级flash adc的比较器阈值失调信息，通过反馈调节从而实现比较器阈值失调的准确校准。该方法无需增加额外计算电路，所有运算可在片外完成，硬件开销小。该方法对于pipelined adc而言，可以有效提高其整体的线性度。
[0084]
所述对所述误差值进行校准，具体可以包括：
[0085]
基于所述流水线模数转换器芯片内部的比较器阈值调节电路，通过反馈调节对所述误差值进行校准。
[0086]
比较器阈值调节电路可以用于误差调节或误差补偿，调节电路中的结构可以根据实际应用需求进行设置，在本说明书实施例中对此不作具体说明。
[0087]
可选的，所述流水线模数转换器的数据流进行逐级传递处理；相邻两级之间进行数据传递处理时，上一级的数据输出为下一级的数据输入。
[0088]
本说明书实施例中的方案，比较器阈值失调程度与该比较器对应的两个数字码的出现概率存在一个线性关系。这表明，可以根据输出信号的统计概率，从而反向推测出该数字码对应的比较器阈值的失调程度。理想模型建模于仿真，结合码密度与概率统计，通过比较实际测试结果与理想模型之间的差异，提取出最后一级flash adc的比较器阈值失调信息。该方法可以适用于任何pipelined adc中，不受其电路结构的限制。
[0089]
需要说明的是，上述方式仅是能够实现本说明书实施例中提供的方案的个别实施方式，并不表示本技术保护的全部范围，除了上述列举的方式外，还可以有更多的实现方式，对此，本说明书实施例不作具体限定。
[0090]
基于同样的思路，本说明书实施例还提供一种比较器阈值误差校准装置。图5为本说明书实施例提供的一种比较器阈值误差校准装置结构图。可以包括：
[0091]
正弦波模拟信号获取模块510，用于获取待测试流水线模数转换器的正弦波模拟信号；
[0092]
目标统计分布确定模块520，用于将所述正弦波模拟信号输入建立完成的统计模型中，得到所述流水线模数转换器的输出码的目标统计分布；
[0093]
实际统计分布获取模块530，用于获取所述流水线模数转换器的输出码的实际统计分布；
[0094]
误差值确定模块540，用于比较所述目标统计分布与所述实际统计分布，确定所述流水线模数转换器中的比较器阈值的误差值；
[0095]
误差校准模块550，用于对所述误差值进行校准。
[0096]
图5中的装置，还包括一些具体的实现模块，可以继续说明：
[0097]
所述装置还可以包括：
[0098]
初始误差设置模块，用于设置所述待测试流水线模数转换器的初始误差，所述初始误差为统计模型中最后一级模数转换器中的比较器阈值的预设误差值；
[0099]
初始统计分布确定模块，用于采用所述初始误差以及预设的正弦波模拟信号，输入初始统计模型中，得到所述流水线模数转换器的输出码的统计分布；
[0100]
误差调节模块，用于基于所述统计分布与已知统计分布之间的差异值，对所述初始误差进行调整，直至所述统计分布满足预设条件为止，得到建立完成的统计模型。
[0101]
可选的，所述误差值确定模块540，具体可以包括：
[0102]
统计分布确定单元，用于确定同一输出码对应的目标统计分布以及实际统计分布；
[0103]
差值计算单元，用于计算所述目标统计分布与实际统计分布之间的差值；
[0104]
比较器阈值误差确定单元，用于将所述差值确定为所述流水线模数转换器中的比较器阈值的误差值。
[0105]
可选的，所述建立完成的统计模型可以为未设置初始误差的理想模型；所述装置还可以包括：
[0106]
单音正弦波模拟信号获取模块，用于获取单音正弦波模拟信号；
[0107]
理想统计分布确定模块，用于将所述单音正弦波模拟信号输入所述理想模型之后，得到理想统计分布；
[0108]
比较模块，用于比较所述理想统计分布与所述目标统计分布，确定所述流水线模数转换器中的比较器阈值的误差值。
[0109]
可选的，所述误差校准模块550，具体可以包括：
[0110]
校准单元，用于基于所述流水线模数转换器芯片内部的比较器阈值调节电路，通过反馈调节对所述误差值进行校准。
[0111]
可选的，所述流水线模数转换器的数据流可以进行逐级传递处理；相邻两级之间进行数据传递处理时，上一级的数据输出为下一级的数据输入。
[0112]
基于同样的思路，本说明书实施例还提供了一种比较器阈值误差校准设备。图6为本说明书实施例提供的一种比较器阈值误差校准构设备示意图。可以包括：
[0113]
通信单元/通信接口，用于获取待测试流水线模数转换器的正弦波模拟信号以及获取所述流水线模数转换器的输出码的实际统计分布；
[0114]
处理单元/处理器，用于将所述正弦波模拟信号输入建立完成的统计模型中，得到所述流水线模数转换器的输出码的目标统计分布；
[0115]
比较所述目标统计分布与所述实际统计分布，确定所述流水线模数转换器中的比较器阈值的误差值；
[0116]
对所述误差值进行校准。
[0117]
如图6所示，上述终端设备还可以包括通信线路。通信线路可包括一通路，在上述组件之间传送信息。
[0118]
可选的，如图6所示，该终端设备还可以包括存储器。存储器用于存储执行本发明方案的计算机执行指令，并由处理器来控制执行。处理器用于执行存储器中存储的计算机执行指令，从而实现本发明实施例提供的方法。
[0119]
如图6所示，存储器可以是只读存储器(read-only memory，rom)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，ram)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，eeprom)、只读光盘(compact disc read-only memory，cd-rom)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器可以是独立存在，通过通信线路与处理器相连接。存储器也可以和处理器
集成在一起。
[0120]
可选的，本发明实施例中的计算机执行指令也可以称之为应用程序代码，本发明实施例对此不作具体限定。
[0121]
在具体实现中，作为一种实施例，如图6所示，处理器可以包括一个或多个cpu，如图6中的cpu0和cpu1。
[0122]
在具体实现中，作为一种实施例，如图6所示，终端设备可以包括多个处理器，如图6中的处理器和处理器。这些处理器中的每一个可以是一个单核处理器，也可以是一个多核处理器。
[0123]
基于同样的思路，本说明书实施例还提供了上述实施例对应的计算机存储介质，计算机存储介质中存储有指令，当所述指令被运行时，实现：
[0124]
获取待测试流水线模数转换器的正弦波模拟信号；
[0125]
将所述正弦波模拟信号输入建立完成的统计模型中，得到所述流水线模数转换器的输出码的目标统计分布；
[0126]
获取所述流水线模数转换器的输出码的实际统计分布；
[0127]
比较所述目标统计分布与所述实际统计分布，确定所述流水线模数转换器中的比较器阈值的误差值；
[0128]
对所述误差值进行校准。
[0129]
上述主要从各个模块之间交互的角度对本发明实施例提供的方案进行了介绍。可以理解的是，各个模块为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件单元。本领域技术人员应该很容易意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，本发明能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
[0130]
本发明实施例可以根据上述方法示例进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。需要说明的是，本发明实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
[0131]
本说明书中的处理器还可以具有存储器的功能。存储器用于存储执行本发明方案的计算机执行指令，并由处理器来控制执行。处理器用于执行存储器中存储的计算机执行指令，从而实现本发明实施例提供的方法。
[0132]
存储器可以是只读存储器(read-only memory，rom)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，ram)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，eeprom)、只读光盘(compact disc read-only memory，cd-rom)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。
存储器可以是独立存在，通过通信线路与处理器相连接。存储器也可以和处理器集成在一起。
[0133]
可选的，本发明实施例中的计算机执行指令也可以称之为应用程序代码，本发明实施例对此不作具体限定。
[0134]
上述本发明实施例揭示的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(digital signal processing，dsp)、asic、现成可编程门阵列(field-programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
[0135]
一种可能的实现方式中，提供一种计算机可读存储介质，计算机可读存储介质中存储有指令，当指令被运行时，用于实现上述实施例中的逻辑运算控制方法和/或逻辑运算读取方法。
[0136]
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机程序或指令。在计算机上加载和执行所述计算机程序或指令时，全部或部分地执行本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、终端、用户设备或者其它可编程装置。所述计算机程序或指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机程序或指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是集成一个或多个可用介质的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，例如，软盘、硬盘、磁带；也可以是光介质，例如，数字视频光盘(digital video disc，dvd)；还可以是半导体介质，例如，固态硬盘(solid state drive，ssd)。
[0137]
尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
[0138]
尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修
改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。