模数转换电路及数字电源芯片的制作方法

1.本技术属于电子技术领域，尤其涉及一种模数转换电路及数字电源芯片。


背景技术：

2.模数转换电路将连续的输入电压转换为一系列的离散的阶梯变量，并用数字编码来表示，因此输入电压被量化，实现了从模拟信号到数字信号的转换。传统的电压域模数转换电路受限于电压比较器，往往需要高的电源电压，以及大功耗与大面积来换取速度的提升和噪声的减小，在工艺特征尺寸缩小时也很难实现按比例缩小。


技术实现要素：

3.本技术的目的在于提供一种模数转换电路及数字电源芯片，旨在解决相关的模数转换电路的无法子在提高速度和精度的同时，减小面积和功耗的问题。
4.本技术实施例提供了一种模数转换电路，包括：
5.电压转换电路，配置为将待采样电压转换为正极差分电压和负极差分电压；
6.参考延时电路，配置为对参考电压进行预设次数的延时，每次延时预设时长，并在延时完成时输出触发信号；其中，所述预设时长与所述参考电压成反比；所述预设次数为2n；n为自然数；
7.正极延时电路，与所述电压转换电路和所述参考延时电路连接，配置为对所述正极差分电压进行多次延时，每次延时第一时长，并记录接收到所述触发信号时所述正极差分电压延时的第一次数，且根据所述第一次数输出第一编码；其中，所述第一时长与所述正极差分电压成反比；
8.负极延时电路，与所述电压转换电路和所述参考延时电路连接，配置为对所述负极差分电压进行多次延时，每次延时第二时长，并记录接收到所述触发信号时所述负极差分电压延时的第二次数，且根据所述第二次数输出第二编码；其中，所述第二时长与所述负极差分电压成反比；
9.译码电路，与所述正极延时电路和所述负极延时电路连接，配置为对所述第一编码和所述第二编码进行译码以输出采样编码。
10.本发明实施例还提供一种数字电源芯片，所述数字电源芯片包括上述的模数转换电路。
11.本发明实施例与现有技术相比存在的有益效果是：由于第一时长、第二时长、预设时长均与被延时的电压成反比，且第一编码与正极差分电压进行多次延时的第一次数对应，第二编码与负极差分电压进行多次延时的第二次数对应；故正极差分电压与参考电压的比值等于第一编码和预设次数的比值，负极差分电压与参考电压的比值等于第二编码和预设次数的比值，可以根据第一编码和所述第二编码译码出采样编码；从而数模转换电路由译码电路和延时电路构成，速度完全由延时决定，可以在很小的面积和功耗下达到很快的速度和较高的精度；且能够充分利用工艺特征尺寸缩小带来的优势，缩小面积和提升速
度，适应了低功耗的应用场景。
附图说明
12.为了更清楚地说明本发明实施例中的技术发明，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
13.图1为本技术一实施例提供的模数转换电路的一种结构示意图；
14.图2为本技术一实施例提供的模数转换电路中参考延时电路的一种结构示意图；
15.图3为本技术一实施例提供的模数转换电路中正极延时电路的一种结构示意图；
16.图4为本技术一实施例提供的模数转换电路中负极延时电路的一种结构示意图；
17.图5为本技术一实施例提供的模数转换电路中译码电路的一种结构示意图；
18.图6为本技术一实施例提供的模数转换电路的另一种结构示意图；
19.图7为本技术一实施例提供的模数转换电路中电压转换模块的一种示例电路原理图；
20.图8为本技术一实施例提供的模数转换电路中启动延时组件的一种示例电路原理图；
21.图9为本技术一实施例提供的模数转换电路中后继延时组件的一种示例电路原理图。
具体实施方式
22.为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
23.需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
24.需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
25.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
26.图1示出了本技术较佳实施例提供的模数转换电路的结构示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：
27.上述模数转换电路包括电压转换电路11、参考延时电路12、正极延时电路13、负极延时电路14以及译码电路15。
28.电压转换电路11，配置为将待采样电压转换为正极差分电压和负极差分电压；
29.参考延时电路12，配置为对参考电压进行预设次数的延时，每次延时预设时长，并在延时完成时输出触发信号；其中，预设时长与参考电压成反比；
30.正极延时电路13，与电压转换电路11和参考延时电路12连接，配置为对正极差分电压进行多次延时，每次延时第一时长，并记录接收到触发信号时正极差分电压延时的第一次数，且根据第一次数输出第一编码；其中，第一时长与正极差分电压成反比；
31.负极延时电路14，与电压转换电路11和参考延时电路12连接，配置为对负极差分电压进行多次延时，每次延时第二时长，并记录接收到触发信号时负极差分电压延时的第二次数，且根据第二次数输出第二编码；其中，第二时长与负极差分电压成反比；
32.译码电路15，与正极延时电路13和负极延时电路14连接，配置为对第一编码和第二编码进行译码以输出采样编码。
33.如图2所示，在参考延时电路12包括第一延时链电路121，第一延时链电路121包括依次连接的预设个数第一延时单元；预设次数等于预设个数；预设个数为n个。
34.多个第一延时单元，配置为根据启动信号依次对参考电压进行延时传输，并在延时传输完成时输出触发信号，每次延时预设时长。
35.通过多个第一延时单元，实现了对参考电压进行预设次数的延时。
36.具体实施中，第1个第一延时单元，配置为根据启动信号对参考电压进行延时传输；
37.第k+1个第一延时单元，与第k个第一延时单元连接，配置为对第k个第一延时单元输出的参考电压进行延时传输；第一延时单元共n个，k为小于n-2的自然数；
38.第n个第一延时单元，与第n-1个第一延时单元连接，配置为对第n-1个第一延时单元输出的参考电压进行延时传输以输出触发信号。
39.如图3所示，正极延时电路13包括第二延时链电路131和第一逻辑单元132；
40.第二延时链电路131包括依次连接的多个第二延时单元；
41.多个第二延时单元，与电压转换电路11连接，配置为根据启动信号依次对正极差分电压进行延时传输以输出多个正极子码，每个第二延时单元延时第一时长；
42.第一逻辑单元132，与多个第二延时单元和译码电路15连接，配置为，并根据多个正极子码输出。
43.通过多个第二延时单元根据启动信号依次对正极差分电压进行延时传输以输出多个正极子码，且第一逻辑单元132记录接收到触发信号时多个正极子码以生成第一编码，从而记录了传输过正极差分电压的第二延时单元的个数。
44.具体实施中，第一逻辑单元132根据多个正极子码输出第一编码具体为：根据多个正极子码的个数输出第一编码，第一编码的数值等于多个正极子码的个数。
45.具体实施中，第1个第二延时单元，与电压转换电路11连接，配置为根据启动信号对正极差分电压进行延时传输以输出第1个正极子码；
46.第i+1个第二延时单元，与第i个第二延时单元连接，配置为对第i个第二延时单元输出的正极差分电压进行延时传输以输出第i+1个正极子码；第二延时单元共a个，i为小于等于a的自然数。
47.如图4所示，，在负极延时电路14包括第三延时链电路141和第二逻辑单元142；
48.第三延时链电路141包括依次连接的多个第三延时单元；
49.多个第三延时单元，与电压转换电路11连接，配置为根据启动信号依次对负极差分电压进行延时传输以输出多个负极子码，每个第三延时单元延时第二时长；
50.第二逻辑单元142，与多个第三延时单元和译码电路15连接，配置为记录接收到触发信号时多个负极子码，并根据多个负极子码输出第二编码。
51.通过多个第三延时单元根据启动信号依次对负极差分电压进行延时传输以输出多个负极子码，第二逻辑单元142记录接收到触发信号时多个负极子码以生成第二编码，从而记录了传输过负极差分电压的第三延时单元的个数。
52.具体实施中，第二逻辑单元142根据多个负极子码输出第二编码具体为：根据多个负极子码的个数输出第二编码，第二编码的数值等于多个负极子码的个数。
53.具体实施中，第1个第三延时单元，与电压转换电路11连接，配置为根据启动信号对负极差分电压进行延时传输以输出第1个负极子码；
54.第j+1个第三延时单元，与第j个第三延时单元连接，配置为对第j个第三延时单元输出的负极差分电压进行延时传输以输出第j+1个负极子码；第三延时单元共b个，j为小于等于b的自然数。
55.其中，第1个第一延时单元、第1个第二延时单元和第1个第三延时单元均可以包括启动延时组件，第k+1个第一延时单元、第n个第一延时单元、第i+1个第二延时单元和第j+1个第三延时单元均可以包括后继延时组件。
56.启动信号可以由逻辑控制电路输出。在模数转换电路的转换过程结束后，逻辑控制电路接收正极延时电路13输出的第一控制信号ref_out_shutdown1和负极延时电路14输出的第二控制信号ref_out_shutdown1，逻辑控制电路对正极延时电路13发出第一关断信号shutdown1并对负极延时电路14发出第二关断信号shutdown2，转换过程停止以准备好进行下一次的转换工作。
57.作为示例而非限定，预设次数n为2n。n为自然数；例如，n可以为6。
58.如图5所示，译码电路15包括第一加法器151、第一减法器152以及第二加法器153。
59.第一加法器151，与正极延时电路13连接，配置为将第一编码的码值加上2n以得到第三编码；
60.第一减法器152，与负极延时电路14连接，配置为根据2n计算第二编码的码值的补码以得到第四编码；
61.第二加法器153，与第一加法器151和第一减法器152连接，配置计算第三编码的码值和第四编码的码值的和以得到第五编码，并将高n位的第五编码作为采样编码输出。
62.通过第一加法器151、第一减法器152以及第二加法器153计算出第一编码的数值和第二编码的数值的均值，从而得到待采样电压的采样编码。
63.如图6所示，上述模数转换电路还包括电压生成电路16。
64.电压生成电路16，与参考延时电路12连接，配置为将供电电压转换为参考电压。
65.其中，待采样电压为差分电压，待采样电压包括正极采样电压和负极电压，电压转换电路11包括第一电压转换组件和第二电压转换组件。
66.第一电压转换组件，与正极延时电路13连接，配置为将正极采样电压转换为正极差分电压；
67.第二电压转换组件，与负极延时电路14连接，配置为将负极采样电压转换为负极差分电压。
68.作为示例而非限定，电压生成电路16、第一电压转换组件以及第二电压转换组件均可以包括电压转换模块。
69.图7示出了本发明实施例提供的模数转换电路中的电压转换模块的一种示例电路结构，图8示出了本发明实施例提供的模数转换电路中的启动延时组件的一种示例电路结构，图9示出了本发明实施例提供的模数转换电路中的后继延时组件的一种示例电路结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
70.在图7中，电压转换模块包括第一pmos管m1、第二pmos管m2、第三pmos管m3和第一nmos管m4、第二nmos管m5、第三nmos管m6和第一电阻r1。
71.第一pmos管m1的源极和第二pmos管m2的源极共接于第一电源vaa，第一pmos管m1的漏极、第一pmos管m1的栅极和第二pmos管m2的栅极共同作为电压转换模块的镜像偏置电流ibias输入端，第二pmos管m2的漏极与第三pmos管m3的漏极和第一电阻r1的第一端连接，第三pmos管m3的栅极作为电压转换模块的供电电压输入端、电压转换模块的正极采样电压输入端或电压转换模块的负极采样电压输入端，第三pmos管m3的源极、第二nmos管m5的漏极、第三nmos管m6的漏极以及第三nmos管m6的栅极共同作为电压转换模块的参考电压输出端、电压转换模块的正极差分电压输出端或者电压转换模块的负极差分电压输出端，第一nmos管m4的漏极、第一nmos管m4的栅极、第二nmos管m5的栅极作为电压转换模块的抽取电流输入端，第一电阻r1的第二端、第一nmos管m4的源极、第二nmos管m5的源极以及第三nmos管m6的源极共接于电源地。
72.第一pmos管m1和第二pmos管m2构成pmos电流镜镜像偏置电流ibias,第三pmos管m3由pmos电流镜偏置，和第一电阻r1连接构成带源级负反馈的共源极电压电流转换器，第一nmos管m4和第二nmos管m5构成nmos电流镜，抽取电流i_shunt,第三nmos管m6的漏端输出信号。偏置电流i_vin/i_vref在第三nmos管m6的漏端转化为输出电压(参考电压、正极差分电压或者负极差分电压)。电压转换模块的输入电压和电压转换模块的输出电压满足下列关系式：
[0073][0074]
其中，v
in+
为正极差分电压，v
in-为负极差分电压，v
sample+
为正极采样电压，v
sample-为正极采样电压，v
ref
为参考电压，v
cm
为供电电压，r1为第一电阻的阻值，gm6为第三nmos管m6的跨导。电压转换模块将输入电压转换为偏置电流i_vin，并将由转换后偏置电流i_vin控制的输出电压vin+/vin-/vref输出。
[0075]
在图8中，启动延时组件包括第一电容c1、第四pmos管m7、第四nmos管m8、第五nmos管m9和第一反相器inv1。
[0076]
第四pmos管m7的漏极与第二电源vbb连接，第四pmos管m7的栅极和第四nmos管m8的栅极作为启动延时组件的启动信号输入端，第四pmos管m7的源极与第四nmos管m8的漏极、第一电容c1的第一端以及第一反相器inv1的输入端连接，第四nmos管m8的源极与第五nmos管m9的漏极连接，第一电容c1的第二端和第五nmos管m9的源极共接于电源地。
[0077]
在参考延时电路12的第1个第一延时单元中，第五nmos管m9的栅极作为启动延时组件的正极差分信号输入端，第一反相器inv1的输出端作为启动延时组件的正极差分电压输出端和第1个正极子码输出端，与第2个第二延时单元的输入端连接。
[0078]
在正极延时电路13的第1个第二延时单元中，第五nmos管m9的栅极作为启动延时组件的正极差分电压输入端，第一反相器inv1的输出端作为启动延时组件的参考电压输出端，与第2个第一延时单元的输入端连接。
[0079]
在负极延时电路14的第1个第三延时单元中，第五nmos管m9的栅极作为启动延时组件的负极差分电压输入端，第一反相器inv1的输出端作为启动延时组件的负极差分电压输出端和第1个负极子码输出端，与第2个第三延时单元的输入端连接。
[0080]
第五nmos管m9的偏置电流受输入电压控制，由偏置电流的变化控制第一反相器inv1的延时。
[0081]
在图9中，后继延时组件包括第二电容c2、第六nmos管m10和第二反相器inv2。
[0082]
第六nmos管m10的漏极、第二电容c2的第一端以及第二反相器inv2的输入端与第三电源vcc连接，第二电容c2的第二端和第六nmos管m10的源极共接于电源地。
[0083]
在参考延时电路12的第k+1个第一延时单元中，第六nmos管m10的栅极作为后继延时组件的参考电压输入端，第二反相器inv2的输出端作为后继延时组件的参考电压输出端，与第k+2个第二延时单元的输入端连接。在参考延时电路12的第n个第一延时单元中，第六nmos管m10的栅极作为后继延时组件的参考电压输入端，第二反相器inv2的输出端作为后继延时组件的触发信号输出端，与正极延时电路13的输入端和负极延时电路14的输入端连接。
[0084]
在正极延时电路13的第i+1个第二延时单元中，第六nmos管m10的栅极作为后继延时组件的正极差分电压输入端，第二反相器inv2的输出端作为后继延时组件的正极差分电压输出端和第i+1个正极子码输出端，与第i+2个第二延时单元的输入端连接。
[0085]
在负极延时电路14的第i+1个第三延时单元中，第六nmos管m10的栅极作为后继延时组件的负极差分电压输入端，第二反相器inv2的输出端作为后继延时组件的负极差分电压输出端和第i+1个负极子码输出端，与第i+2个第三延时单元的输入端连接。
[0086]
以下结合工作原理对图8和图9所示的作进一步说明：
[0087]
在图8和图9中，电压到电流的转化过程为i(v
ref
)＝k*v
ref
,i(v
in+
)＝k*v
in+
，i(v
in-)＝k*v
in-，其中，c为后级反相器的负载电容(第一电容c1或第二电容c2)，v
t
为后级反相器(第一反相器inv1或第二反相器inv2)的阈值电压，t0为第一反相器inv1或第二反相器inv2的固有延时，数值很小，可以忽略。i(v
ref
)为受控于参考电压v
ref
的偏置电流。i(v
in+
)为受控于正极差分电压v
in+
的偏置电流,i(v
in-)为受控于负极差分电压v
in-的偏置电流，d为第一延时单元、第三延时单元和第二延时单元的延时。
[0088]
第一延时单元的延时(预设时长)d,第一延时链电路121的延时为ts＝n*d
ref
。第二延时单元的延时(第一时长)为第三延时单元的延时(第二时长)为
[0089]
code1*d
vin+
＝code2*d
vin-＝n*d
ref
＝ts[0090]
其中，code1为第一编码的数值，code2为第二编码的数值。
[0091]
由于t0可以忽略不计，故得到即可量化v
in+
和v
in-。
[0092]
本发明实施例还提供一种数字电源芯片，该数字电源芯片包括上述的模数转换电路。
[0093]
本发明实施例通过电压转换电路将待采样电压转换为正极差分电压和负极差分电压；参考延时电路对参考电压进行预设次数的延时，每次延时预设时长，并在延时完成时输出触发信号；其中，预设时长与参考电压成反比；正极延时电路对正极差分电压进行多次延时，每次延时第一时长，并记录接收到触发信号时正极差分电压延时的第一次数，且根据第一次数输出第一编码；其中，第一时长与正极差分电压成反比；负极延时电路对负极差分电压进行多次延时，每次延时第二时长，并记录接收到触发信号时负极差分电压延时的第二次数，且根据第二次数输出第二编码；其中，第二时长与负极差分电压成反比；译码电路对第一编码和第二编码进行译码以输出采样编码；由于第一时长、第二时长、预设时长均与被延时的电压成反比，且第一编码与正极差分电压进行多次延时的第一次数对应，第二编码与负极差分电压进行多次延时的第二次数对应；故正极差分电压与参考电压的比值等于第一编码和预设次数的比值，负极差分电压与参考电压的比值等于第二编码和预设次数的比值，可以根据第一编码和所述第二编码译码出采样编码；从而数模转换电路由译码电路和延时电路构成，速度完全由延时决定，可以在很小的面积和功耗下达到很快的速度和较高的精度；且能够充分利用工艺特征尺寸缩小带来的优势，缩小面积和提升速度，适应了低功耗的应用场景。
[0094]
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本技术实施例的实施过程构成任何限定。
[0095]
以上所述实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。