一种差动放大电路、控制方法及信号放大设备

1.本发明属于电路设计技术领域，尤其涉及一种差动放大电路、控制方法及信号放大设备。


背景技术：

2.本部分的陈述仅仅是提供了与本发明相关的背景技术信息，不必然构成在先技术。
3.在仪表放大器中，差动放大电路是仪表放大器的输出级。在现有差动放大电路中，为了提高cmrr(common mode rejection ratio，共模抑制比)，差动放大电路的四个电阻必须精密匹配。其中，常见的配置是电阻对中的两个电阻阻值相等，例如四个电阻值相同的电阻组成的两个电阻对。电阻对的实际功用是得到两个电压的均值。
4.现有技术中采用激光微调电阻的方式来精密匹配差动放大电路中的电阻，以提高共模抑制比。但是发明人发现，激光微调电阻的过程带来较大的测试及调校成本，而且提高了生产流程的复杂度。


技术实现要素：

5.为了解决上述背景技术中存在的技术问题，本发明提供一种差动放大电路、控制方法及信号放大设备，其无需精密匹配电阻，且具有较高的共模抑制比。
6.为了实现上述目的，本发明采用如下技术方案：
7.本发明的第一个方面提供了一种差动放大电路，其包括运算放大器、第一电阻、第二电阻、第三电阻、第四电阻、第一开关、第二开关、第三开关和第四开关；其中，所述第一电阻和第二电阻两者阻值在第一误差范围内，所述第三电阻和第四电阻两者阻值在第二误差范围内；
8.所述第一电阻和第二电阻串联连接，且连接点与运算放大器的负输入端相连；所述第一电阻和第二电阻的另一端分别与第一开关的固定端和第二开关的固定端对应相连，第一开关的两个活动端分别与输入信号负极和运算放大器输出端对应相连，第二开关的两个活动端分别与输入信号负极和运算放大器输出端对应相连；
9.所述第三电阻和第四电阻串联连接，且连接点与运算放大器的正输入端相连；所述第三电阻和第四电阻的另一端分别与第三开关的固定端和第四开关的固定端对应相连，第三开关的两个活动端分别与输入信号正极和参考输入端对应相连，第四开关的两个活动端分别与输入信号正极和参考输入端对应相连。
10.作为一种实施方式，所述第一开关、第二开关、第三开关和第四开关分别与第一控制器、第二控制器、第三控制器和第四控制器对应连接。
11.作为一种实施方式，所述第一控制器、第二控制器、第三控制器和第四控制器输出的控制信号为方波信号。
12.作为一种实施方式，所述第一控制器、第二控制器、第三控制器和第四控制器输出
的控制信号的占空比均为50％。
13.作为一种实施方式，所述第一控制器、第二控制器、第三控制器和第四控制器结构相同。
14.作为一种实施方式，所述第一控制器、第二控制器、第三控制器和第四控制器均由比较器构成，所述比较器的两个输入端分别输入滤波后的时钟信号及模拟地电平。
15.本发明的第二个方面提供了一种如上述所述的差动放大电路的控制方法，其包括：
16.控制第一开关、第二开关、第三开关和第四开关的连通状态，以使得差动放大电路在第一状态和第二状态之间切换；
17.其中，在第一状态下，第一开关与运算放大器输出端相连，第二开关与输入信号负极相连，第三开关与参考输入端相连，第四开关与输入信号正极相连；
18.在第二状态下，第一开关与输入信号负极相连，第二开关与运算放大器输出端相连，第三开关与输入信号正极相连，第四开关与参考输入端相连。
19.作为一种实施方式，控制第一开关、第二开关、第三开关和第四开关的连通状态的信号为方波信号。
20.作为一种实施方式，控制第一开关、第二开关、第三开关和第四开关的连通状态的信号的占空比为50％。
21.本发明的第三个方面提供了一种信号放大设备，其包括如上述所述的差动放大电路。
22.与现有技术相比，本发明的有益效果是：
23.本发明提供了一种差动放大电路，其中第一电阻和第二电阻两者阻值在第一误差范围内，第三电阻和第四电阻两者阻值在第二误差范围内，通过控制第一开关、第二开关、第三开关和第四开关的连通状态，以使得差动放大电路在第一状态和第二状态之间切换，最终使得第一电阻和第二电阻两者实效阻值趋近于两者的均值，以及使得第三电阻和第四电阻两者实效阻值趋近于两者的均值，解决了激光微调电阻的过程带来的较大的测试及调校成本，且生产流程的复杂度高的问题，实现了在无需精密匹配电阻的情况下，提高了整个差动放大电路的共模抑制比的目的。
24.本发明附加方面的优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
25.构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。
26.图1是本发明实施例的差动放大电路示意图；
27.图2是本发明实施例的控制信号产生原理图；
28.图3是本发明实施例的差动放大电路的第一状态示意图；
29.图4是本发明实施例的差动放大电路的第二状态示意图；
30.图5是传统的差动放大电路的仿真结构示意图；
31.图6是传统的差动放大电路的仿真共模抑制比；
32.图7是本发明实施例的差动放大电路的仿真结构示意图；
33.图8是本发明实施例的差动放大电路的仿真共模抑制比。
具体实施方式
34.下面结合附图与实施例对本发明作进一步说明。
35.应该指出，以下详细说明都是例示性的，旨在对本发明提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本发明所属技术领域的普通技术人员通常理解的相同含义。
36.需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本发明的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
37.术语解释：
38.cmrr：为了说明差分放大电路抑制共模信号及放大差模信号的能力，常用共模抑制比作为一项技术指标来衡量，其定义为放大器对差模信号的电压放大倍数aud与对共模信号的电压放大倍数auc之比，称为共模抑制比，英文全称是common mode rejection ratio，因此一般用简写cmrr来表示，符号为kcmr，单位是分贝db。
39.实施例一
40.如图1所示，本实施例提供了一种差动放大电路，其包括运算放大器、第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第一开关sw1a、第二开关sw1b、第三开关sw2a和第四开关sw2b；其中，所述第一电阻r1和第二电阻r2两者阻值在第一误差范围(比如：在-0.5欧姆和+0.5欧姆之间)内，所述第三电阻r3和第四电阻r4两者阻值在第二误差范围(比如：在-0.4欧姆和+0.4欧姆之间)内；其中，第一误差范围也可与第二误差范围相同。
41.所述第一电阻r1和第二电阻r2串联连接，且连接点与运算放大器的负输入端相连；所述第一电阻r1和第二电阻r2的另一端分别与第一开关sw1a的固定端和第二开关sw1b的固定端对应相连，第一开关sw1a的两个活动端分别与输入信号负极in-和运算放大器输出端对应相连，第二开关sw1b的两个活动端分别与输入信号负极in-和运算放大器输出端对应相连；
42.所述第三电阻r3和第四电阻r4串联连接，且连接点与运算放大器的正输入端相连；所述第三电阻r3和第四电阻r4的另一端分别与第三开关sw2a的固定端和第四开关sw2b的固定端对应相连，第三开关sw2a的两个活动端分别与输入信号正极in+和参考输入端对应相连，第四开关sw2b的两个活动端分别与输入信号正极in+和参考输入端对应相连。
43.在具体实施过程中，所述第一开关、第二开关、第三开关和第四开关分别与第一控制器、第二控制器、第三控制器和第四控制器对应连接。
44.其中，所述第一控制器、第二控制器、第三控制器和第四控制器输出的控制信号为方波信号。
45.例如，所述第一控制器、第二控制器、第三控制器和第四控制器输出的控制信号的占空比均为50％。
46.在一个或多个实施例中，所述第一控制器、第二控制器、第三控制器和第四控制器
结构相同。
47.如图2所示，所述第一控制器、第二控制器、第三控制器和第四控制器均由比较器构成，所述比较器的两个输入端分别输入滤波后的时钟信号及模拟地电平。
48.实施例二
49.本实施例提供了一种如上述所述的差动放大电路的控制方法，其包括：
50.控制第一开关、第二开关、第三开关和第四开关的连通状态，以使得差动放大电路在第一状态和第二状态之间切换。
51.如图3所示，在第一状态下，第一开关与运算放大器输出端相连，第二开关与输入信号负极相连，第三开关与参考输入端相连，第四开关与输入信号正极相连；
52.如图4所示，在第二状态下，第一开关与输入信号负极相连，第二开关与运算放大器输出端相连，第三开关与输入信号正极相连，第四开关与参考输入端相连。
53.以第三电阻r3和第四电阻r4两端的电压v
r3r4
为例，第一电阻r1和第二电阻r2两端的电压v
r1r2
同理：
[0054][0055][0056]
其中，v
in+
表示输入信号正电压；
[0057]vin-表示输入信号负电压；
[0058]vref
表示参考输入电压；
[0059]vr3r4状态1
表示在第一状态下的第三电阻r3和第四电阻r4两端的电压；
[0060]vr3r4状态2
表示在第二状态下的第三电阻r3和第四电阻r4两端的电压。
[0061]
在一个或多个实施例中，控制第一开关、第二开关、第三开关和第四开关的连通状态的信号为方波信号。
[0062]
其中，控制第一开关、第二开关、第三开关和第四开关的连通状态的信号的占空比为50％。
[0063]
定义时钟的占空比d为
[0064][0065]
其中，t
状态1
表示在第一状态下的相应开关导通时间；
[0066]
t
状态2
表示在第二状态下的相应开关导通时间，而且t
状态1
和t
状态2
之和为时钟一个周期。
[0067]
经过高速切换，v
r3r4
为：
[0068][0069]
当d＝50％时，则d＝1-d；
[0070]vr3r4
＝v
ref
+(v
in+-v
ref
)
×
0.5
[0071]
＝(v
in+-v
ref
)/2
[0072]
实际上，由于r3r4本身就较为接近，d也比较精确。二者共同作用，极大提升系统的精度。
[0073]
图5给出了传统的差动放大电路的仿真结构示意图；图7给出了本实施例的差动放大电路的仿真结构示意图。通过图5和图7的仿真，分别得到的仿真结果如图6和图8所示。
[0074]
通过对比分析图6和图8可知，在使用同样失配程度的电阻时，本发明的共模抑制比显著高于传统方案。以50hz工频为例，传统方案的共模抑制比约为25db，本发明的共模抑制比约为70db，显著高于传统方案。以1hz至100khz频段为例，传统方案的共模抑制比最佳值为25db，在该频段内本发明的共模抑制比最差值约为54db，显著优于传统方案。
[0075]
实施例三
[0076]
本实施例提供了一种信号放大设备，其包括如上述所述的差动放大电路。
[0077]
其中，信号放大设备比如仪表放大器等等。
[0078]
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。