一种半导体结构及其制作方法与流程

本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。

背景技术：

1、在集成电路制造领域中，电熔丝(efuse)是指在集成电路中，电阻可以发生大幅度改变(由低组态向高阻态改变)或者可以熔断的连接线。

2、电熔丝的主要用途包括：(1)用于启动冗余电路来代替同晶片上有缺陷的电路，从而有效提高制程良率。所述用途中，电熔丝连接集成电路中的冗余电路，一旦检测发现集成电路具有缺陷，就利用电熔丝修复或者取代有缺陷的电路；(2)用于集成电路程序化功能。实现所述功能时，先将金属互连、器件阵列以及程序化电路(包括电熔丝器件)在芯片上加工好，然后由外部进行数据输入，即通过程序化电路将标准芯片制作成独特的各式芯片。电熔丝在集成电路程序化功能中可以大大节约芯片研发和制作成本，因而大量应用于可编程只读存储器(programmable read only memory，prom)上。在集成电路程序化过程中，通过较高电压熔断电熔丝产生断路来完成信息“1”的写入，而未断开的电熔丝保持连接状态，即为状态“0”。

3、目前，存在电熔丝难以熔断的问题。

技术实现思路

1、本公开实施例提供一种半导体结构及其制作方法，至少可以降低电熔丝的熔断难度。

2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：基底，以及位于所述基底表面的栅氧层；栅极堆叠层，所述栅极堆叠层位于所述栅氧层的表面；隔离层，所述隔离层至少覆盖所述栅极堆叠层的第一侧壁；接触结构，所述接触结构至少位于所述基底的表面；介质层，所述介质层至少位于所述接触结构与所述栅极堆叠层的第二侧壁之间，所述第一侧壁与所述第二侧壁相对设置，所述介质层的厚度小于所述隔离层的厚度。

3、在一些实施例中，所述隔离层还位于所述栅极堆叠层的部分顶面；部分所述接触结构位于所述栅极堆叠层的上方。

4、在一些实施例中，所述接触结构与所述栅极堆叠层在所述基底表面的投影相重叠，重叠部分的宽度小于或等于所述栅极堆叠层宽度的0.1～0.5。

5、在一些实施例中，所述介质层的厚度小于所述栅氧层的厚度。

6、在一些实施例中，部分所述接触结构位于所述基底的有源区内。

7、在一些实施例中，所述接触结构包括：接触层、阻挡层及导电层，所述阻挡层位于所述接触层与所述导电层之间，且所述接触层位于所述有源区内。

8、在一些实施例中，所述介质层的厚度小于或等于3nm。

9、根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制作方法，包括：提供基底，在所述基底表面形成栅氧层，在所述栅氧层上形成栅极堆叠层；形成隔离层，所述隔离层至少覆盖所述栅极堆叠层的第一侧壁；形成介质层，所述介质层至少覆盖所述栅极堆叠层的第二侧壁，所述第一侧壁与所述第二侧壁相对设置，所述介质层的厚度小于所述隔离层的厚度；形成接触结构，所述接触结构至少位于所述基底的表面，且所述接触结构与所述介质层的表面接触。

10、在一些实施例中，形成所述隔离层的方法包括形成所述隔离层的方法包括：形成初始隔离层，所述初始隔离层覆盖所述栅极堆叠层的侧壁和顶面以及所述基底的表面；图形化所述初始隔离层，去除位于所述栅极堆叠层的所述第二侧壁表面的所述初始隔离层，剩余的位于所述栅极堆叠层的所述第一侧壁表面和顶面的所述初始隔离层作为所述隔离层。

11、在一些实施例中，图形化所述初始隔离层，包括：形成凹槽，所述凹槽至少暴露所述栅极堆叠层的第二侧壁及部分顶面，所述凹槽还暴露所述基底。

12、在一些实施例中，形成所述介质层，包括：在所述凹槽的侧壁和底部沉积介质材料，去除位于所述凹槽底部的介质材料，形成覆盖所述栅极堆叠层第二侧壁的介质层。

13、在一些实施例中，在去除位于所述凹槽底部的介质材料之前，还包括：对所述凹槽底部的所述基底进行离子注入。

14、在一些实施例中，形成所述接触结构，包括：在所述凹槽底部形成接触层，所述接触层与所述基底电连接；形成阻挡层，所述阻挡层位于所述介质层的表面和所述接触层的顶面；形成导电层，所述导电层填充满所述凹槽。

15、在一些实施例中，形成所述介质层的方法包括：控制所述介质层的厚度小于所述栅氧层的厚度。

16、在一些实施例中，所述接触结构与所述栅极堆叠层在所述基底表面的投影相重叠，重叠部分的宽度小于或等于所述栅极堆叠层宽度的0.1～0.5。

17、本公开实施例提供的技术方案至少具有以下优点：通过基底、栅氧层、栅极堆叠层、接触结构及介质层构成电熔丝，通过将接触结构临近栅极堆叠层设置，当栅极堆叠层上的电压足够大，电熔丝的击穿路径变为从栅极堆叠层经由介质层到接触结构，从而可以降低整个半导体结构的击穿难度，通过设置介质层的厚度小于隔离层的厚度可以降低击穿栅极堆叠层及接触结构之间的接触路径，从而降低整个半导体结构的击穿难度。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，所述隔离层还位于所述栅极堆叠层的部分顶面；部分所述接触结构位于所述栅极堆叠层的上方。

3.根据权利要求2所述的半导体结构，其特征在于，所述接触结构与所述栅极堆叠层在所述基底表面的投影相重叠，重叠部分的宽度小于或等于所述栅极堆叠层宽度的0.1～0.5。

4.根据权利要求1所述的半导体结构，其特征在于，所述介质层的厚度小于所述栅氧层的厚度。

5.根据权利要求1所述的半导体结构，其特征在于，部分所述接触结构位于所述基底的有源区内。

6.根据权利要求5所述的半导体结构，其特征在于，所述接触结构包括：接触层、阻挡层及导电层，所述阻挡层位于所述接触层与所述导电层之间，且所述接触层位于所述有源区内。

7.根据权利要求1所述的半导体结构，其特征在于，所述介质层的厚度小于或等于3nm。

8.一种半导体结构的制作方法，其特征在于，包括：

9.根据权利要求8所述的半导体结构的制作方法，其特征在于，形成所述隔离层的方法包括：

10.根据权利要求9所述的半导体结构的制作方法，其特征在于，图形化所述初始隔离层，包括：

11.根据权利要求10所述的半导体结构的制作方法，其特征在于，形成所述介质层，包括：

12.根据权利要求11所述的半导体结构的制作方法，其特征在于，在去除位于所述凹槽底部的介质材料之前，还包括：对所述凹槽底部的所述基底进行离子注入。

13.根据权利要求10所述的半导体结构的制作方法，其特征在于，形成所述接触结构，包括：

14.根据权利要求10所述的半导体结构的制作方法，其特征在于，形成所述介质层的方法包括：控制所述介质层的厚度小于所述栅氧层的厚度。

15.根据权利要求8所述的半导体结构的制作方法，其特征在于，所述接触结构与所述栅极堆叠层在所述基底表面的投影相重叠，重叠部分的宽度小于或等于所述栅极堆叠层宽度的0.1～0.5。

技术总结
本公开实施例涉及半导体领域，提供一种半导体结构及其制作方法，其中，半导体结构包括：基底，以及位于基底表面的栅氧层；栅极堆叠层，栅极堆叠层位于栅氧层的表面；隔离层，隔离层至少覆盖栅极堆叠层的第一侧壁；接触结构，接触结构至少位于基底的表面；介质层，介质层至少位于接触结构与栅极堆叠层的第二侧壁之间，第一侧壁与第二侧壁相对设置，介质层的厚度小于隔离层的厚度。至少可以降低熔丝结构的击穿难度。

技术研发人员：吴铁将,朱玲欣
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/1/15