半导体结构及其制作方法与流程

本发明涉及半导体集成电路，尤其涉及一种半导体结构及其制作方法。

背景技术：

1、动态随机存取存储器(dynamic random access memory，dram)属于易失性存储器，其由多个存储单元构成，每个存储单元主要包括一个晶体管和一个电容器，且各存储单元通过字线(word line，wl)和位线(bit line，bl)彼此电性连接。

2、为了提高dram的集成度，现已提出将水平方向的晶体管改为垂直方向的晶体管的4f2(其中“f”表示最小特征尺寸)架构方案。此种dram是在衬底上形成垂直延伸的有源柱，在有源柱外侧形成环绕型栅极，并形成埋入式位线与埋入式字线。如此，可以在缩小dram的平面尺寸的情况下，保持晶体管的沟道长度，提高晶体管的工作效率。

3、然而，随着dram的集成度提升，晶体管的尺寸逐渐缩小，晶体管的传输速率受限，影响了dram的性能。

技术实现思路

1、为了解决背景技术中提到的至少一个问题，本发明提供一种半导体结构及其制作方法，半导体结构能够降低位线的电阻，提升dram的传输速率。

2、为了实现上述目的，本申请提供如下技术方案：

3、一方面，本申请提供一种半导体结构，包括：

4、衬底；

5、位线，位于衬底中，包括主体部和多个接触部，主体部沿第一方向延伸，接触部连接于主体部并朝向衬底的顶面伸出，多个接触部沿第一方向间隔设置；

6、晶体管，位于接触部的顶表面上，晶体管的沟道的延伸方向垂直于衬底所在平面。

7、在一种可能的实施方式中，构成接触部与主体部的材料相同。

8、在一种可能的实施方式中，接触部的高度为50-200nm。

9、在一种可能的实施方式中，晶体管包括：

10、有源柱，直接接触接触部的顶表面，有源柱的延伸方向垂直于衬底所在平面；

11、栅极绝缘层，围设在有源柱的沟道区的外侧壁。

12、在一种可能的实施方式中，自衬底向上的方向上，有源柱包括依次排布的源极区、沟道区和漏极区，或者，有源柱包括依次排布的漏极区、沟道区和源极区。

13、在一种可能的实施方式中，半导体结构还包括：

14、字线，位于位线背离衬底的底部的一侧并沿第二方向延伸；其中，第二方向与第一方向相互交叉。

15、在一种可能的实施方式中，字线包围栅极绝缘层的周侧。

16、在一种可能的实施方式中，半导体结构还包括：

17、接触插塞，位于晶体管的背离位线的顶表面；

18、电容，位于接触插塞的背离晶体管的顶表面。

19、另一方面，本申请提供一种半导体结构的制作方法，包括：

20、提供衬底；

21、形成位线；位线形成在衬底中，位线包括主体部和多个接触部，主体部沿第一方向延伸，接触部连接于主体部并朝向衬底的顶面伸出，多个接触部沿第一方向间隔设置；

22、形成晶体管；晶体管形成在接触部的背离主体部的顶表面上，晶体管的沟道的延伸方向垂直于衬底所在平面。

23、在一种可能的实施方式中，形成位线包括：

24、形成第一沟槽，第一沟槽位于衬底中并沿第一方向延伸；

25、形成隔离层，隔离层位于第一沟槽内；

26、形成第二沟槽，第二沟槽位于衬底中并沿第二方向延伸；其中，第二方向与第一方向交叉，位于第一沟槽和第二沟槽之间的衬底形成柱状结构；

27、形成金属层，金属层位于第二沟槽内；

28、去除部分金属层；

29、处理金属层和衬底，以在衬底中形成位线。

30、在一种可能的实施方式中，处理金属层和衬底包括：

31、采用退火工艺处理金属层和衬底，使部分金属层的金属颗粒渗入衬底中形成金属复合层，金属复合层形成位线；

32、去除未渗入衬底的金属层。

33、在一种可能的实施方式中，去除部分金属层后，保留的金属层的高度占据第二沟槽的深度的1/10-1/2。

34、在一种可能的实施方式中，去除部分金属层，包括：

35、采用氧化性溶液刻蚀金属层，在第二沟槽的侧壁面形成氧化层。

36、在一种可能的实施方式中，形成位线之后，形成晶体管之前，还包括：

37、形成氧化硅层，氧化硅层覆盖第二沟槽的内壁面；

38、形成氮化硅层，氮化硅层位于第二沟槽内并覆盖氧化硅层。

39、在一种可能的实施方式中，形成晶体管包括：

40、掺杂处理柱状结构，形成有源柱；其中，自衬底向上的方向上，有源柱包括依次排布的源极区、沟道区和漏极区，或者，有源柱包括依次排布的漏极区、沟道区和源极区；

41、形成栅极绝缘层，栅极绝缘层包裹在沟道区的外侧壁。

42、在一种可能的实施方式中，形成晶体管之后，还包括：

43、形成字线；字线沿第二方向延伸，字线包围晶体管的周向上的至少部分区域并与栅极绝缘层接触；

44、形成接触插塞，接触插塞形成在有源柱的背离位线的顶表面；

45、形成电容，电容形成在接触插塞的背离有源柱的顶表面。

46、本申请提供的半导体结构及其制作方法，半导体结构通过将位线设置为主体部加接触部的方式，接触部连接在主体部的顶表面上，使接触部朝向衬底的顶面伸出，有源柱一一对应设置在接触部的顶表面上。通过接触部增大位线的体积，加深位线的埋入深度，提升晶体管的传输速率，从而，提升半导体结构的性能。

47、本申请的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，构成所述接触部与所述主体部的材料相同。

3.根据权利要求1所述的半导体结构，其特征在于，所述接触部的高度为50-200nm。

4.根据权利要求1-3任一项所述的半导体结构，其特征在于，所述晶体管包括：

5.根据权利要求4所述的半导体结构，其特征在于，自所述衬底向上的方向上，所述有源柱包括依次排布的源极区、沟道区和漏极区，或者，所述有源柱包括依次排布的漏极区、沟道区和源极区。

6.根据权利要求4所述的半导体结构，其特征在于，还包括：

7.根据权利要求6所述的半导体结构，其特征在于，所述字线包围所述栅极绝缘层的周侧。

8.根据权利要求1-3任一项所述的半导体结构，其特征在于，还包括：

9.一种半导体结构的制作方法，其特征在于，包括：

10.根据权利要求9所述的半导体结构的制作方法，其特征在于，形成所述位线包括：

11.根据权利要求10所述的半导体结构的制作方法，其特征在于，处理所述金属层和所述衬底包括：

12.根据权利要求10所述的半导体结构的制作方法，其特征在于，去除部分所述金属层后，保留的所述金属层的高度占据所述第二沟槽的深度的1/10-1/2。

13.根据权利要求10所述的半导体结构的制作方法，其特征在于，所述去除部分金属层，包括：

14.根据权利要求10-13任一项所述的半导体结构的制作方法，其特征在于，形成位线之后，形成晶体管之前，还包括：

15.根据权利要求10-13任一项所述的半导体结构的制作方法，其特征在于，形成所述晶体管包括：

16.根据权利要求15所述的半导体结构的制作方法，其特征在于，形成所述晶体管之后，还包括：

技术总结
本申请提供一种半导体结构及其制作方法，半导体结构包括：衬底；位线，位于衬底中，包括主体部和多个接触部，主体部沿第一方向延伸，接触部连接于主体部并朝向衬底的顶面伸出，多个接触部沿第一方向间隔设置；晶体管，位于接触部的顶表面上，晶体管的沟道的延伸方向垂直于衬底所在平面。半导体结构能够降低位线的电阻，提升DRAM的传输速率。

技术研发人员：王路广,章恒嘉
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/1/15