一种复位脉宽可调的Timer电路及驱动器的制作方法

一种复位脉宽可调的timer电路及驱动器
技术领域
1.本发明属于电路设计技术领域，具体涉及一种复位脉宽可调的timer电路及驱动器。


背景技术：

2.驱动器作为隔离型dc/dc开关电源中重要组成部分，接收pwm控制器的脉冲同步信号，输出信号用来驱动和控制开关管和续流管。应用在驱动器中的计时器(timer)就是用来检测同步脉冲信号是否正确的电路。当同步信号(sync)正确的时候，驱动器中的逻辑部分会周期性的给timer传输复位reset信号；当同步信号(sync)出现错误或者电平值低于要求时，驱动器中的逻辑部分会停止输出计时(复位)重置reset信号，timer会出现超时状态，随后会指示驱动器关停。
3.一般来说，timer的复位reset信号是窄脉冲信号且宽度固定不变，如果宽度设置不合适，随着同步信号周期的积累会出现很多问题。当复位脉宽小于理想脉冲宽度，内部的漏电管不能让timer输入端口外接的电容充分放电。经过多次周期循环往复后，随着充放电荷差值的不断积累，输入端口的电容的电压值也会不断增加。即使同步信号无异常，也会在电容电压达到超时门限值时导致驱动器误关停。当复位脉宽大于理想脉冲宽度，电容放电结束的时间点与开始充电的时间点会有一定的时间间隔。当出现同步信号异常的情况时，会出现无法及时报错和关停驱动器的情况，导致最终出现漏检测。


技术实现要素：

4.本发明提供了一种复位脉宽可调的timer电路及驱动器，能有效地让复位信号reset的脉冲结束时刻完全由timer的比较电压与门限值的比较结果来决定，实现reset复位信号脉冲宽度可调。
5.为达到上述目的，本发明所述一种复位脉宽可调的timer电路，包括状态指示模块、充放电模块和比较器模块；状态指示模块包括源极电压比较电路和第一反相器，源极电压比较电路包括晶体管mn1，晶体管mn2，晶体管mn3，晶体管mn4以及电阻r1；第一反相器包括mn5和晶体管mp7；晶体管mn1的栅极和漏极连接节点a，源极连接节点b；晶体管mn2的漏极连接节点d，栅极连接节点a，源极连接晶体管mn4的漏极；晶体管mn3的漏极和栅极连接节点b，源极连接电阻r1的第一端；晶体管mn4栅极连接节点b，源极连接节点c，节点c连接timer的输入电压v
timer
；电阻r1的第二端接地；晶体管mp7的栅极接节点d，源极接节点e，漏极接输出v
out2
，节点e连接电源电压；晶体管mn5的栅极接节点d，漏极接输出v
out2
，源极接地；比较器模块用于比较输入电压v
timer
和超时门限电压的大小，并根据比较结果输出高电平或低电平信号；充放电模块用于为状态指示模块和比较器模块提供输入电压v
timer
。
6.进一步的，充放电模块包括电阻r2、电容c1和晶体管mn15；电阻r2的第一端连接电源电压vcc，第二端连接电容c1第一端；电容c1的第二端接地；晶体管mn15的源极连接地，漏极连接节点c，栅极连接输入信号reset；电阻r2的第二端和电容c1的第一端接输入信号vtimer
。
7.进一步的，晶体管mn15的漏极连接二极管dz的负极，漏极与二极管dz的正极连接，二极管dz的正极连接地。
8.进一步的，比较器模块包括晶体管mp8，晶体管mp9，晶体管mn7，晶体管mn8，晶体管mn10，晶体管mp10和晶体管mn12；晶体管mp8的栅极连接节点c，源极连接节点f，漏极连接节点g；晶体管mn7的栅极连接节点g，源极接地，漏级连接节点g；晶体管mp9的栅极连接超时门限电压，源极接节点f，漏极接节点j；晶体管mn8的栅极连接节点g，漏极连接晶体管mp9的漏极，源极连接地；晶体管mn10的栅极连接节点j，漏极连接节点h，源极连接接地；晶体管mp10的栅极连接节点h，源极连接节点e，漏极连接输出v
out1
；mn12的栅极连接节点h，漏极连接输出v
out1
，源极接地；节点e连接电源电压vcc。
9.进一步的，还包括用于为状态指示模块、充放电模块和比较器模块提供电压的电流源模块。
10.进一步的，电流源模块包括晶体管mp1、晶体管mp2、晶体管mp3、晶体管mp4和晶体管mp5；晶体管mp1的源极接节点e，栅极接和漏级输入信号vg；晶体管mp2的源极接节点e，栅极接输入信号vg和漏级接节点a；晶体管mp3的源极接节点e，栅极接输入信号vg，漏级接节点d；晶体管mp4的源极接节点e，栅极接输入信号vg，漏级接节点f；晶体管mp5的源极接节点e，栅极接输入信号vg和漏级接节点h；晶体管mp1的栅极接基准电压vg、晶体管mp2、晶体管mp3、晶体管mp4以及晶体管mp5的栅极。
11.进一步的，电阻r1为可调电阻。
12.一种驱动器，包括权利要求上述的一种复位脉宽可调的timer电路。
13.与现有技术相比，本发明至少具有以下有益的技术效果：
14.本发明中的状态指示模块把输入信号v
timer
与源极电压比较的阈值进行比较，当reset复位信号上升沿到来时，v
timer
迅速下降；直到降到阈值以下时，状态指示模块输出的低电平会影响驱动器的逻辑部分让reset复位信号的下降沿产生，最终实现复位脉宽可调。源极电压比较电路可以有效地让复位信号脉冲结束时间完全由timer的比较电压与门限值的比较结果来决定，从而实现了reset复位信号脉冲宽度可调，极大地提升了timer计时和重置的精度。解决了传统timer结构由于使用固定脉宽的reset复位信号导致timer在计时周期积累后可能出现误关停和异常情况漏检测的问题。
15.进一步的，由于电阻r1外接，所以状态指示模块的电压比较的阈值可调。一方面，增加了timer电路充放电快慢设置的灵活性；另一方面，保证了充放电模块的泄漏管mn15的放电能力并且电容c1不会因为泄漏电荷变为0v，避免了v
timer
曲线下降时有较长拖尾，影响计时器电路的响应速度。
16.本发明所述的驱动器，其timer电路复位信号脉冲宽度可调，避免了出现无法及时报错和关停驱动器的情况，避免出现漏检测。
附图说明
17.图1为驱动器系统框图；
18.图2为timer具体线路图。
具体实施方式
19.为了使本发明的目的和技术方案更加清晰和便于理解。以下结合附图和实施例，对本发明进行进一步的详细说明，此处所描述的具体实施例仅用于解释本发明，并非用于限定本发明。
20.在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
21.本发明是一种基于cmos工艺技术实现复位脉宽可调的有效方法，可以应用于同步整流驱动器中，解决了由于传统使用固定脉宽的reset复位信号导致timer在计时周期积累后可能出现误关停和异常情况漏检测的问题，提高了隔离型dc/dc电源中同步整流驱动器的可靠性和稳定性。
22.图1是典型的同步整流栅极驱动器的电路框图，该驱动器包含：逻辑电路(logic)、计时器(timer)、保护电路、门电路(逻辑“与”)和驱动电路，门电路为与门。
23.逻辑电路主要将驱动器接受的同步信号(sync信号)转化成控制驱动器后一级的功率开关管和续流管所需要的脉冲信号。驱动电路将该信号进行放大，最终提高输出端的电流能力。保护电路中一般有欠压锁定、电流采样和过温保护等电路。timer的主要作用是检测sync信号是否异常。如果sync信号正常，logic会给timer发送周期性的reset信号让timer计时重置；如果sync异常，logic不发送reset信号，timer就会发生超时现象，其输出的v
out1
会通过逻辑“与”门反馈给logic，让整个驱动器关停。一般logic发送的reset信号脉宽固定，和理想值会存在偏差，那么随着工作周期的积累，会存在漏检测和误检测的情况，这就降低了驱动器的可靠性和准确性。
24.逻辑电路的输出端与驱动电路的输入端连接，逻辑电路的reset信号发送端与计时器的信号输入端连接，计时器的输出端v
out1
与门电路的输入端连接，计时器的输出端v
out2
与逻辑电路的一个输入端连接，保护电路的输出端与逻辑电路的另一个输入端连接；逻辑电路的输出端与逻辑电路的信号反馈输入端连接。
25.实施例1
26.本发明提出了一种实现复位脉宽可调的timer电路，弥补了传统电路存在的不足，具体线路如图2所示。timer电路一共由四个模块构成，分别是实现脉宽可调的状态指示模块、电流源模块、充放电模块和比较器模块。
27.状态指示模块由源极电压比较电路和第一反相器构成，源极电压比较电路由晶体
管mn1，晶体管mn2，晶体管mn3，晶体管mn4，以及电阻r1构成；第一反相器由mn5和晶体管mp7组成。晶体管mn1的栅极和漏极连接节点a，源极连接节点b。晶体管mn2的漏极连接节点d，栅极连接节点a，源极连接晶体管mn4的漏极；晶体管mn3的漏极和栅极连接节点b，源极连接电阻r1的第一端。晶体管mn4栅极连接节点b，源极连接节点c，节点c连接timer的输入电压v
timer
；电阻r1的第二端接地(gnd)。晶体管mp7的栅极接节点d，源极接节点e，漏极接输出v
out2
；晶体管mn5的栅极接节点d，漏极接输出v
out2
，源极接地。
28.电流源模块由五个晶体管构成，晶体管mp1、晶体管mp2、晶体管mp3、晶体管mp4和晶体管mp5。晶体管mp1的源极接节点e，栅极接和漏级输入信号vg；晶体管mp2的源极接节点e，栅极接输入信号vg和漏级接节点a；晶体管mp3的源极接节点e，栅极接输入信号vg，漏级接节点d；晶体管mp4的源极接节点e，栅极接输入信号vg，漏级接节点f；晶体管mp5的源极接节点e，栅极接输入信号vg和漏级接节点h。晶体管mp1、晶体管mp2、晶体管mp3、晶体管mp4和晶体管mp5构成了电流镜结构。晶体管mp1的栅极接基准电压vg、晶体管mp2、晶体管mp3、晶体管mp4以及晶体管mp5，镜像mp1的电流分别给晶体管mn1和mn3，晶体管mn2和mn4，晶体管mp8、mp9、mn7和mn8，以及晶体管mn10提供基准电流。
29.充放电模块由四个器件构成：电阻r2、电容c1、晶体管mn15和二极管dz。电阻r2的第一端连接电源电压vcc，第二端连接电容c1第一端；电容c1的第二端接地；晶体管mn15的源极连接地，漏极连接节点c，栅极连接输入信号reset；二极管dz的负极连接节点c，正极连接地。电阻r2的第二端和电容c1的第一端接输入信号v
timer
。
30.比较器模块由七个器件构成，包括晶体管mp8，晶体管mp9，晶体管mn7，晶体管mn8，晶体管mn10，晶体管mp10和晶体管mn12；晶体管mp8的栅极连接节点c，源极连接节点f，漏极连接节点g；晶体管mn7的栅极连接节点g，源极接地，漏级连接节点g；晶体管mp9的栅极连接输入0.2vcc，源极接节点f，漏极接节点j；晶体管mn8的栅极连接节点g，漏极连接晶体管mp9的漏极，源极连接地；晶体管mn10的栅极连接节点j，漏极连接节点h，源极连接节点i；晶体管mp10的栅极连接节点h，源极连接节点e，漏极连接输出v
out1
；mn12的栅极连接节点h，漏极连接输出v
out1
，源极连接节点i。节点e连接电源电压vcc；节点i连接地。
31.晶体管mn1、晶体管mn2、晶体管mn3、晶体管mn4、晶体管mn5、晶体管mn7、晶体管mn8、晶体管mn10、晶体管mn12和晶体管mn15均为n沟道的mos管。
32.所述的晶体管mp1、晶体管mp2、晶体管mp3、晶体管mp4、晶体管mp5、晶体管mp7、晶体管mp8、晶体管mp9和晶体管mp10均为p沟道的mos管。
33.充放电模块是为timer电路提供输入电压vtimer，该模块是timer电路能够检测驱动器接收的同步信号是否正常的基础。充放电模块中的vcc、c1和r2构成了充电网络，当晶体管mn15的栅极无复位信号脉冲时，vcc通过r2产生了电流直接给c1充电，电容c1电压等于timer的输入电压v
timer
会缓慢上升。当reset复位信号来临时，晶体管mn15会泄漏电容中的电荷，电容电压会迅速降低，vtimer电压迅速降低。二极管dz的主要是起到v
timer
电压箝位的作用，这是因为当reset复位信号异常时，电容c1会持续充电，导致电压非常高，引入二极管dz对v
timer
进行限制，避免下一次reset复位信号到来时电容c1放电时间过长。
34.比较器模块由比较器电路和第二反相器电路构成，比较器由mp8、mp9、mn7、mn8和mn10组成，由于mp9栅极接的是计时器超时门限电压，大小为0.2vcc，且mp8接输入电压v
timer
，比较器对这两个电压进行比较，随着v
timer
的变化，mn10会输出高低两种电平的数字
信号；mp10和mn12构成的第二反相器主要是起到隔离和整形的作用。当v
timer
＜0.2vcc时，mn10的栅极电位为低，管子截止，此时j点的电位高，经过第二反相器时为低电平，此时代表timer检测的同步信号完全正常，驱动器不会关停；当v
timer
≥0.2vcc时，mn10的栅极电位为高，管子导通，此时j点的电位低，经过第二反相器时为高电平，此时代表timer检测的同步信号异常，导致timer的复位脉冲reset信号没有到来，从而造成timer出现了超时现象，即为v
timer
超过门限电压，驱动器此时会关停。
35.状态指示模块主要是帮助logic确定计时重置reset信号的结束时刻，实现脉宽可调。计时重置reset信号作用在timer电路上时，会打开漏电管mn15，电容c1会通过mn15迅速泄漏电荷到地，电容的电压(也是timer的输入信号v
timer
)，会随之减小，当v
timer
减小到目标值时，timer输出信号v
out2
会从低电平(不影响logic电路)变成高电平，让logic输出的reset脉冲信号结束，实现复位重置脉宽可调。
36.状态指示模块的详细工作情况为如下内容。该模块中mn3的源端电压固定，所以mn1和mn2的工作点是固定且都为导通状态。mn4的源端电压并不固定，是随v
timer
大小变化而变化，mn4可能处于导通或者截止状态。调节电阻r1阻值可以改变状态指示模块中源极电压比较的阈值，以阈值等于200mv为例。
37.当v
timer
＝0v时，晶体管mn1和mn4全部导通。由于mn4的v
gs
(栅源电压)要大于mn3的v
gs
，所以mn4流过的电流要大于基准电流。但是存在电流源mp3的电流限制，mn4最大电流只能等于基准电流，所以mn2和mn4进入深线性区。此时，mn2和mn4的管压降v
ds
(漏源电压)都很小，d点电位为低电平，第一反相器输出为高电平；当200mv＞v
timer
＞0v时，d点的电位逐渐升高。这是因为mn4的源端电压升高，mn4的v
gs
减小，mn2的工作点逐渐向饱和区移动，mn2和mn4的漏源电压v
dc
不断变大，但在该阶段d点的电位仍旧被后一级的第一反相器判定为低电平，第一反相器输出v
out2
维持高电平不变；当v
timer
＝200mv时，mn3和mn4的v
gs
相等，所以差分结构比较器中晶体管mn1和mn2，mn3和mn4状态完全相同。此时，d点的电压大小为源极电压比较电路的翻转点且为后级第一反相器输出为高电平；当v
timer
＞200mv时，mn4的阈值电压v
gs
《v
th
，晶体管mn4截止，又因为mp3一直工作在导通状态(无电流流过，处于深线性区)，所以d点的电位直接被拉升到高电位，接近于电源电压vcc。此时，第一反相器中的mn5导通且mp7截止，输出给逻辑电路的信号v
out2
为低电平。所以本发明提供的状态指示模块可以把v
timer
与电阻r1决定的阈值进行比较，当reset复位信号上升沿到来时，v
timer
迅速下降；直到降到阈值以下时，状态指示模块输出的低电平会影响驱动器的逻辑部分让reset复位信号的下降沿产生，最终实现复位脉宽可调。
38.根据以上描述可知：本发明采用的新型的电压比较技术实现复位脉宽可调的timer电路，极大地提升了timer计时和重置的精度，解决了传统timer结构由于使用固定脉宽的reset复位信号导致timer在计时周期积累后可能出现误关停和异常情况漏检测的问题。
39.实施例2
40.一种同步整流栅极驱动器，包括逻辑电路(logic)、计时器(timer)、保护电路、门电路(逻辑“与”)和驱动电路，门电路为与门。其中计时器为实施例1所述的一种实现脉宽可调的timer电路。
41.逻辑电路(logic)、计时器(timer)、保护电路、门电路(逻辑“与”)和驱动电路的连
接关系如图1所示，逻辑电路的输出端与驱动电路的输入端连接，逻辑电路的reset信号发送端与计时器的信号输入端连接，计时器的输出端v
out1
与门电路的输入端连接，计时器的输出端v
out2
与逻辑电路的一个输入端连接，保护电路的输出端与逻辑电路的另一个输入端连接；逻辑电路的输出端与逻辑电路的信号反馈输入端连接。
42.以上所述为本发明的优选实施方案而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。