半导体结构及其形成方法与流程

本公开涉及半导体制造，尤其涉及一种半导体结构及其形成方法。

背景技术：

1、动态随机存储器(dynamic random access memory，dram)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。

2、为了满足高的存储密度和高的集成度的要求，dram等存储器逐渐由二维结构向三维结构发展。为了维持具有三维结构的dram等半导体结构的稳定性，需要在dram中设置多个支撑框架、以及设置多个用于隔离相邻电容器的下电极隔离结构。举例来说，在具有三维结构的dram中通常需要设置三个支撑框架(即位于晶体管沟道区域相对两侧的两个支撑框架、以及位于电容器远离晶体管一侧的一个支撑框架)和两个下电极隔离结构(位于电容器的相对两端)。所述支撑框架和所述下电极隔离结构都需要占用所述半导体结构的空间，从而影响了半导体结构尺寸的进一步微缩。另外，dram中的字线的尺寸受限于两个支撑框架之间的间隙尺寸，而支撑框架在形成过程中会受到很多偶然因素的影响，从而使得所述支撑框架的尺寸存在较大的波动性，导致半导体制程工艺的可控性降低。

3、因此，如何在确保半导体结构稳定性的同时缩小半导体结构的尺寸，并提高半导体结构制程工艺的可控性，是当前亟待解决的技术问题。

技术实现思路

1、本公开一些实施例提供的半导体结构及其形成方法，用于在确保半导体结构稳定性的同时缩小半导体结构的尺寸，并提高半导体结构制程工艺的可控性。

2、为了解决上述问题，本公开提供了一种半导体结构，包括：

3、衬底；

4、堆叠结构，位于所述衬底上，所述堆叠结构包括沿第一方向间隔排布的多个存储区域、以及位于所述存储区域之间的隔离墙；所述存储区域包括沿第二方向间隔排布的多个存储单元，所述存储单元包括晶体管结构、以及沿第三方向位于所述晶体管结构的侧面且与所述晶体管结构电连接的电容结构，所述电容结构在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，在沿所述第一方向上，所述晶体管结构的宽度与所述电容结构的宽度相等；在沿所述第三方向上，所述晶体管结构与所述电容结构对齐排布；所述第一方向和所述第三方向均与所述衬底的顶面平行，所述第二方向与所述衬底的顶面垂直，且所述第一方向与所述第三方向相交。

5、在一些实施例中，所述堆叠结构还包括：

6、隔离层，位于所述存储区域内的相邻所述存储单元之间，且所述隔离层连接于所述隔离墙的侧壁。

7、在一些实施例中，所述隔离层的厚度为20nm～30nm。

8、在一些实施例中，还包括位于所述存储区域内的字线，所述字线沿所述第二方向延伸，多条所述字线沿所述第一方向间隔排布；所述晶体管结构包括：

9、栅极层；

10、沟道层，环绕所述栅极层的外周分布，且所述沟道层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，所述字线连接所述存储区域内沿所述第二方向相邻的所述栅极层；

11、源极区和漏极区，沿所述第三方向分布于所述沟道层的相对两端。

12、在一些实施例中，还包括位于所述存储区域内的字线，所述字线沿所述第二方向延伸，多条所述字线沿所述第一方向间隔排布；所述晶体管结构包括：

13、栅极层；

14、沟道层，所述栅极层环绕所述沟道层的外周分布，所述栅极层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，所述字线连接所述存储区域内沿所述第二方向相邻的所述栅极层；

15、源极区和漏极区，沿所述第三方向分布于所述沟道层的相对两端。

16、在一些实施例中，在沿平行于所述衬底的顶面的方向上，所述栅极层的宽度大于或者等于所述字线的宽度。

17、在一些实施例中，所述晶体管结构还包括位于所述栅极层与所述沟道层之间的栅极介质层，所述栅极介质层的厚度大于10nm。

18、在一些实施例中，所述电容结构包括：

19、上电极层；

20、电介质层，环绕所述上电极层的外周分布；

21、下电极层，环绕所述电介质层的外周分布，所述下电极层与所述晶体管结构电连接，且所述下电极层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形。

22、在一些实施例中，所述电容结构包括：

23、上电极层；

24、电介质层，环绕所述上电极层的外周分布；

25、下电极层，包括环绕所述电介质层的外周分布的第一导电层、以及环绕所述第一导电层的外周分布的第二导电层，所述第二导电层与所述晶体管结构电连接，且所述第二导电层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形。

26、在一些实施例中，所述晶体管结构中的所述漏极区与所述第二导电层一体成型。

27、在一些实施例中，所述第一导电层的材料与所述第二导电层的材料不同，且所述第二导电层的材料为包括掺杂离子的硅材料。

28、在一些实施例中，所述电容结构包括：

29、上电极层，所述上电极层在所述衬底的顶面上的投影为长条形，且所述上电极层沿所述第三方向延伸；

30、电介质层，所述电介质层环绕所述上电极层的外周分布，且所述电介质层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形；

31、下电极层，环绕所述电介质层的外周分布，所述下电极层与所述晶体管结构电连接，且所述下电极层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形。

32、在一些实施例中，所述电容结构包括：

33、上电极层，包括沿所述第三方向间隔排布的多个子上电极层；

34、电介质层，包括沿所述第三方向间隔排布的多个子电介质层，所述子电介质层环绕所述子上电极层的外周分布；

35、下电极层，沿所述第三方向延伸，且连续覆盖沿所述第三方向间隔排布的多个所述子电介质层的外周，所述下电极层与所述晶体管结构电连接，且所述下电极层在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形。

36、在一些实施例中，所述电容结构包括：

37、公共电极层，位于所述存储区域内，所述公共电极层沿所述第二方向延伸，并连接沿所述第二方向相邻的所述上电极层；

38、在沿平行于所述衬底的顶面的方向上，所述公共电极层的宽度小于或者等于所述上电极层的宽度。

39、在一些实施例中，还包括：

40、位线，多条所述位线沿所述第二方向间隔排布，所述位线与沿所述第一方向间隔排布的多个所述晶体管结构电连接，所述位线的材料为包括掺杂离子的硅材料。

41、在一些实施例中，所述晶体管结构中的所述源极区与所述位线一体成型。

42、根据另一些实施例，本公开还提供了一种半导体结构的形成方法，包括如下步骤：

43、提供衬底；

44、形成堆叠结构于所述衬底上，所述堆叠结构包括沿第一方向间隔排布的多个存储区域、以及位于所述存储区域之间的隔离墙；所述存储区域包括沿第二方向间隔排布的多个存储单元，所述存储单元包括晶体管结构、以及沿第三方向位于所述晶体管结构的侧面且与所述晶体管结构电连接的电容结构，所述电容结构在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，在沿所述第一方向上，所述晶体管结构的宽度与所述电容结构的宽度相等；在沿所述第三方向上，所述晶体管结构与所述电容结构对齐排布；所述第一方向和所述第三方向均与所述衬底的顶面平行，所述第二方向与所述衬底的顶面垂直，且所述第一方向与所述第三方向相交。

45、在一些实施例中，形成堆叠结构于所述衬底上的具体步骤包括：

46、形成堆叠层于所述衬底上，所述堆叠层包括沿所述第二方向间隔排布的多个半导体层；

47、刻蚀所述堆叠层，形成沿所述第二方向贯穿所述堆叠层的第一沟槽，多个所述第一沟槽将所述堆叠层分隔为沿第一方向间隔排布的多个所述存储区域；

48、填充第一介质材料于所述第一沟槽内，形成所述隔离墙；

49、于所述存储区域形成沿所述第二方向间隔排布的多个所述存储单元。

50、在一些实施例中，形成沿所述第二方向贯穿所述堆叠层的第一沟槽的具体步骤包括：

51、沿所述第三方向刻蚀所述堆叠层，形成沿所述第三方向未贯穿所述堆叠层的所述第一沟槽，所述堆叠层沿所述第三方向的端部残留的所述半导体层作为位线。

52、在一些实施例中，所述存储区域在所述衬底的顶面上的投影的轮廓线为矩形或者圆角矩形，且所述存储区域包括晶体管区域、以及沿所述第三方向位于所述晶体管区域外部的电容区域；于所述存储区域形成沿所述第二方向间隔排布的多个所述存储单元的具体步骤包括：

53、刻蚀所述堆叠层，形成沿所述第二方向贯穿所述晶体管区域的所述堆叠层的第一开口、以及沿所述第二方向贯穿所述电容区域的所述堆叠层的第二开口，所述第一开口和所述第二开口在所述衬底的顶面上的投影均为矩形或者圆角矩形，在沿所述第一方向上，所述第一开口的宽度与所述第二开口的宽度相等；在沿所述第三方向上，所述第一开口与所述第二开口对齐排布；所述晶体管区域残留的所述半导体层作为沟道层、以及沿所述第三方向位于所述沟道层两端的源极区和漏极区；

54、于所述第一开口内形成栅极层；

55、于所述第二开口内至少形成上电极层、以及环绕所述上电极层的外周分布的电介质层。

56、在一些实施例中，在沿所述第一方向上，所述第一开口的宽度与所述第二开口的宽度相等；

57、在沿所述第三方向上，所述第一开口与所述第二开口对齐排布。

58、在一些实施例中，所述堆叠层包括沿所述第二方向交替堆叠的所述半导体层和牺牲层；形成沿所述第二方向贯穿所述晶体管区域的所述堆叠层的第一开口、以及沿所述第二方向贯穿所述电容区域的所述堆叠层的第二开口之后，还包括如下步骤：

59、去除所述牺牲层，形成位于相邻所述半导体层之间、且暴露所述隔离墙的第二沟槽；

60、沉积第二介质材料于所述第二沟槽内，形成隔离层。

61、在一些实施例中，所述晶体管区域残留的所述半导体层中的所述沟道层环绕所述第一开口的外周分布；或者，

62、所述晶体管区域残留的所述半导体层中的所述沟道层沿所述第三方向贯穿所述第一开口。

63、在一些实施例中，于所述第一开口内形成栅极层的具体步骤包括：

64、沿所述第一开口形成覆盖所述沟道层表面的栅极介质层；

65、沿所述第一开口沉积第一导电材料，于所述第一开口内形成覆盖所述栅极介质层表面的所述栅极层、以及沿所述第二方向延伸且连接沿所述第二方向相邻的所述栅极层的字线。

66、在一些实施例中，于所述第二开口内至少形成上电极层、以及环绕所述上电极层的外周分布的电介质层的具体步骤包括：

67、沿所述第二开口去除所述电容区域残留的所述半导体层，于所述电容区域的相邻所述隔离层之间的第三开口；

68、形成覆盖所述第三开口内壁的下电极层；

69、于所述第三开口内形成覆盖所述下电极层表面的电介质层；

70、于所述第三开口内形成覆盖所述电介质层的上电极层，形成包括所述下电极层、所述电介质层和所述上电极层的电容结构。

71、在一些实施例中，于所述第二开口内至少形成上电极层、以及环绕所述上电极层的外周分布的电介质层的具体步骤包括：

72、沿所述第二开口注入掺杂离子至所述电容区域残留的所述半导体层中，形成第一导电层；

73、于所述第二开口内形成覆盖所述第一导电层表面的第二导电层；

74、于所述第二开口内形成覆盖所述第二导电层的电介质层；

75、于所述第二开口内形成覆盖所述电介质层的上电极层，形成包括所述第一导电层、所述第二导电层、所述电介质层和所述上电极层的电容结构。

76、本公开一些实施例提供的半导体结构及其形成方法，通过在任意相邻的存储区域之间设置隔离墙，不仅可以电性隔离相邻的所述存储区域，而且还能够起到支撑堆叠结构的作用，从而无需再设置额外的支撑框架和下电极隔离结构，使得在能够确保半导体结构稳定性的同时，进一步缩小所述半导体结构的尺寸，提高所述半导体结构的集成度和存储密度。而且，由于所述半导体结构中没有支撑框架，因此，晶体管结构的尺寸(尤其是晶体管结构中栅极层和沟道层)的尺寸不再受支撑框架制成工艺波动性的影响，从而提高了半导体结构制程工艺的可控性，并有助于进一步提高所述半导体结构的良率。本公开一些实施例中还在所述存储区域内的相邻存储单元之间设置隔离层，且所述隔离层与所述隔离墙的侧壁连接，一方面，通过所述隔离层隔离相邻的所述存储单元；另一方面，所述隔离层与所述隔离墙共同支撑所述堆叠结构，从而进一步提高了所述堆叠结构的稳定性。

77、另外，本公开一些实施例的存储单元中的电容结构在衬底的顶面上的投影为规则的矩形或者圆角矩形，且在沿所述第一方向上，所述晶体管结构的宽度与所述电容结构的宽度相等，在沿所述第三方向上，所述晶体管结构与所述电容结构对齐排布，一方面，有助于提高各个存储单元之间形貌的一致性，从而提高所述半导体结构内部各存储单元电性能的一致性，以提高所述半导体结构的性能稳定性；另一方面，能够充分利用所述存储区域的空间，所述存储单元内部无需设置额外的隔离结构或者支撑结构，最大程度的实现了对存储区域空间的利用，提高了所述半导体结构内部空间的利用率，从而进一步提高了所述半导体结构的集成度和存储密度。