一种基于Cascode结构对的差分有源电感

一种基于cascode结构对的差分有源电感
技术领域
1.本发明涉及射频器件与集成电路技术领域，具体是一种基于cascode结构对的差分有源电感。


背景技术：

2.随着无线通讯技术的快速发展，人们对便携式小型化产品的需求越来越高，这使得射频集成电路的发展得到广泛关注。无源螺旋电感作为射频集成电路中的核心元器件，被广泛应用在滤波器、压控振荡器、低噪声放大器、混频器等射频单元电路中，对单元电路的整体性能起到一定的影响。
3.当前，由于无源螺旋电感不能随着cmos工艺技术的进步而相应缩小比例，因而难以满足射频集成电路的小型化发展。同时，无源螺旋电感还存在兼容性差、制作成本高、电感值不便于调谐、品质因子(q值)低等缺陷，这极大的限制了电路性能。为此，采用基于回转器原理构成的有源电感代替无源螺旋电感会是一种好的选择。相较于传统无源螺旋电感，有源电感不仅占用芯片面积小、集成度高，也方便电感值的调谐和实现高的品质因子(q值)。
4.有源电感的结构根据连接端口的不同可以分为单端有源电感和差分有源电感。其中，单端有源电感具有一定的局限性，因为它只能在一端显示电感特性，这限制了它在射频电路中的应用。而差分有源电感端口的互易性更接近二端口无源螺旋电感，使得它能更广泛的应用在射频集成电路中。
5.因此，本发明提出一种基于cascode结构对的差分有源电感，来实现双端口电感的高品质因子(q值)与电感值的调谐，以达到优化电路性能的必要。


技术实现要素：

6.本发明的目的是为了克服现有技术存在的缺陷和不足，提供一种基于cascode结构对的差分有源电感，采用cascode结构，由正跨导放大器、负跨导放大器、反馈电阻和可调电流源构成，用于解决无源螺旋电感中q值不高、电感值不可调谐、占用芯片面积较大的问题。
7.为实现上述目的，本发明提供如下技术方案：
8.一种基于cascode结构对的差分有源电感，包括有正跨导放大器、负跨导放大器、反馈电阻和可调电流源，其特征在于：所述的正跨导放大器由第一晶体管(m1)和第二晶体管(m2)共漏极构成，所述负跨导放大器由第三晶体管(m3)与第五晶体管(m5)、第四晶体管(m4)与第六晶体管(m6)分别级联形成cascode差分对后通过交叉耦合构成，所述反馈电阻由第一无源电阻(r1)和第二无源电阻(r2)构成；所述正跨导放大器的输出端通过所述反馈电阻分别与所述负跨导放大器的输入端相连，正跨导放大器的输入端与所述负跨导放大器的输出端相连，并作为差分有源电感的输入端；所述的可调电流源分别给所述正跨导放大器和负跨导放大器提供偏置电流。
9.进一步的，所述第一晶体管(m1)的源极接所述第五晶体管(m5)的栅极并连接至差分有源电感的输入端vin+，第一晶体管(m1)的栅极接所述第一无源电阻(r1)的一端，第一晶体管(m1)的漏极接电源vdd；所述第二晶体管(m2)的源极接所述第六晶体管(m6)的栅极并连接至差分有源电感的输入端vin-，第二晶体管(m2)的栅极接所述第二无源电阻(r2)的一端，第二晶体管(m2)的漏极接电源vdd；第三晶体管(m3)的源极接所述第五晶体管(m5)的漏极，第三晶体管(m3)的栅极接第二偏置电压(vb2)，第三晶体管(m3)的漏极接所述第二无源电阻(r2)的另一端；第四晶体管(m4)的源极接所述第六晶体管(m6)的漏极，第四晶体管(m4)的栅极接第二偏置电压(vb2)，第四晶体管(m4)的漏极接所述第一无源电阻(r1)的另一端；所述第五晶体管(m5)的源极接所述第六晶体管(m6)的源极。
10.进一步的，所述的可调电流源包括第一可调电流源、第二可调电流源、第三可调电流源、第四可调电流源和第五可调电流源。
11.进一步的，所述的第一可调电流源由第七晶体管(m7)构成，为所述第一晶体管(m1)提供偏置电流；所述第二可调电流源由第八晶体管(m8)构成，为所述第二晶体管(m2)提供偏置电流；所述第三可调电流源由第九晶体管(m9)构成，为所述第五晶体管(m5)和第六晶体管(m6)提供偏置电流；所述第四可调电流源由第十晶体管(m10)构成，为所述第四晶体管(m4)提供偏置电流；所述第五可调电流源由第十一晶体管(m11)构成，为所述第三晶体管(m3)提供偏置电流。
12.进一步的，所述差分有源电感采用外部偏置电压控制，所述第十晶体管(m10)的栅极和所述第十一晶体管(m11)的栅极连接至第一偏置电压(vb1)，所述第三晶体管(m3)的栅极和所述第四晶体管(m4)的栅极连接至第二偏置电压(vb2)，所述第七晶体管(m7)的栅极和所述第八晶体管(m8)的栅极连接至第三偏置电压(vb3)，所述第九晶体管(m9)的栅极连接至第四偏置电压(vb4)。
13.进一步的，所述差分有源电感的q值、电感值的调谐可以通过调节第一偏置电压(vb1)、第二偏置电压(vb2)、第三偏置电压(vb3)和第四偏置电压(vb4)组合来实现，一方面通过调节第一偏置电压(vb1)、第三偏置电压(vb3)和第四偏置电压(vb4)组合，改变所述可调电流源的大小来调节相对应的晶体管的跨导；另一方面通过调节偏置电压(vb2)直接调节所述负跨导放大器的跨导。
14.进一步的，所述的第一晶体管(m1)、第二晶体管(m2)、第三晶体管(m3)、第四晶体管(m4)、第五晶体管(m5)、第六晶体管(m6)、第七晶体管(m7)、第八晶体管(m8)和第九晶体管(m9)均采用nmos晶体管；所述第十晶体管(m10)和第十一晶体管(m11)均采用pmos晶体管。
15.由上述技术方案可知，差分有源电感中的正、负跨导放大器通过相互交叉连接构成，其电感特性是基于阻抗转换技术将正、负跨导放大器各晶体管中的寄生电容等效成电感实现的。差分有源电感的结构具有对称性，正跨导放大器的输出端通过反馈电阻分别与负跨导放大器的输入端相连，正跨导放大器的输入端与负跨导放大器的输出端相连，并分别作为差分有源电感的两个输入端。
16.正跨导放大器由两个nmos晶体管采用共漏极结构设计，分布在负跨导放大器两侧位置，而采用cascode结构对的负跨导放大器则由两对nmos晶体管级联后通过交叉耦合形成，cascode结构的使用可以有效的提升有源电感的输出阻抗，减少有源电感实部损耗，提
升电感的品质因子(q值)。
17.反馈电阻由两个无源电阻构成，分别连接在正跨导放大器的输出端和负跨导放大器的输入端之间，反馈电阻的使用可以进一步提升有源电感的输出阻抗，从而改善有源电感的电感值与q值。
18.可调电流源包括两个pmos晶体管和三个nmos晶体管，每个晶体管都单独作为一个电流源，它们分别为差分有源电感提供偏置电流，用于调节各个晶体管的跨导。
19.另外，差分有源电感采用外部偏置电压控制，各晶体管的栅极偏置电压的调节不仅可以改变可调电流源大小达到对相应的晶体管跨导的调节，还可以直接对负跨导放大器的跨导进行调节。通过对外部偏置电压组合的调节，可以实现差分有源电感的q值、电感值和工作频率范围的调谐。
20.与现有技术相比，本发明的有益效果是：
21.本发明提出的一种新型结构的差分有源电感，其负跨导放大器采用cascode差分对结构，提高了有源电感的输出阻抗，进而获得了高的q值；同时，在电路中又加入了反馈电阻，更进一步提升了q值和电感值；此外，外部偏置电压组合的调节，更实现了差分有源电感的电感值、q值和工作频率范围的调谐。
附图说明
22.图1为本发明的基于cascode结构对的差分有源电感电路图。
23.图2为本发明差分有源电感的交流小信号等效电路图。
24.图3为本发明差分有源电感的等效电路图。
25.图4为本发明中差分有源电感在不同偏置组合条件下q值与频率关系图。
26.图5为本发明中差分有源电感在不同偏置组合条件下电感值与频率关系图。
具体实施方式
27.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
28.本发明提出的一种基于cascode结构对的差分有源电感，主要包括九个nmos晶体管(m1、m2、m3、m4、m5、m6、m7、m8、m9)和2个pmos晶体管(m10、m11)以及两个无源电阻(r1、r2)，如图1所示。
29.其中，第一晶体管(m1)的源极接第五晶体管(m5)的栅极并连接至差分有源电感的输入端vin+，第一晶体管(m1)的栅极接第一无源电阻(r1)的一端，第一晶体管(m1)的漏极接电源vdd；
30.第二晶体管(m2)的源极接第六晶体管(m6)的栅极并连接至差分有源电感的输入端vin-，第二晶体管(m2)的栅极接第二无源电阻(r2)的一端，第二晶体管(m2)的漏极接电源vdd；
31.第三晶体管(m3)的源极接第五晶体管(m5)的漏极，第三晶体管(m3)的栅极接第二偏置电压(vb2)，第三晶体管(m3)的漏极接第二无源电阻(r2)的另一端；
32.第四晶体管(m4)的源极接第六晶体管(m6)的漏极，第四晶体管(m4)的栅极接第二偏置电压(vb2)，第四晶体管(m4)的漏极接第一无源电阻(r1)的另一端；
33.第五晶体管(m5)的源极接第六晶体管(m6)的源极；
34.第七晶体管(m7)的源极接地，第七晶体管(m7)的栅极接第三偏置电压(vb3)，第七晶体管(m7)的漏极接第五晶体管(m5)的栅极；
35.第八晶体管(m8)的源极接地，第八晶体管(m8)的栅极接第三偏置电压(vb3)，第八晶体管(m8)的漏极接第六晶体管(m6)的栅极；
36.第九晶体管(m9)的源极接地，第九晶体管(m9)的栅极接第四偏置电压(vb2)，第九晶体管(m9)的漏极接第五晶体管(m5)与第六晶体管(m6)的栅极；
37.第十晶体管(m10)的源极接电源vdd，第十晶体管(m10)的栅极接第一偏置电压(vb1)，第十晶体管(m10)的漏极接第一无源电阻(r1)的另一端；
38.第十一晶体管(m11)的源极接电源vdd，第十一晶体管(m11)的栅极接第一偏置电压(vb1)，第十一晶体管(m11)的漏极接第二无源电阻(r2)的另一端。
39.本发明的差分有源电感结构具有对称性，其交流小信号等效电路如图2所示。其中，g
m1
～g
m6
、g
o1
～g
o6
和c
gs1
～c
gs6
分别对应为晶体管m1～m6的跨导、电导和栅源电容。
40.通过对一端有源电感进行分析计算得到该差分有源电感的输出导纳如下：
[0041][0042]
结合上式(1)，该差分有源电感可以等效为三部分(即电容c
p
、电阻r
p
以及相串联的电感l和电阻rs)并联，如图3所示。各等效元件和q值表达式如下：
[0043][0044][0045][0046][0047][0048]
由(4)式～(6)式可知，反馈电阻r的加入可以增大电感值l，降低等效串联电阻rs，并获得高的q值。
[0049]
基于以上对电路的分析，本发明的实施例采用1.8v电源电压，以cmos工艺进行验
证设计，通过调节偏置电压组合来获得不同的电路性能。
[0050]
图4和图5是本发明的差分有源电感在不同偏置组合条件下，q值与电感值随频率变化的关系图。
[0051]
图中，第一种偏置组合(vb1＝0.89v、vb2＝1.79v、vb3＝0.72v、vb4＝1.79v)条件下，差分有源电感在0.02ghz～5.32ghz范围内呈现感性，这个频段内等效电感值变化范围为0.05nh～8.04nh，q值在4.28ghz～4.96ghz范围内大于20，在4.70ghz时取得最大值为1273。
[0052]
第二种偏置组合(vb1＝1.01v、vb2＝1.66v、vb3＝0.67v、vb4＝1.70v)条件下，差分有源电感在0.52ghz～4.16ghz范围内呈现感性，这个频段内等效电感值变化范围为0.02nh～9.80nh，q值在3.30ghz～3.91ghz范围内大于20，在3.68ghz时取得最大值为1402。
[0053]
第三种偏置组合(vb1＝1.06v、vb2＝0.88v、vb3＝0.69v、vb4＝1.69v)条件下，差分有源电感在0.38ghz～3.69ghz范围内呈现感性，这个频段内等效电感值变化范围为0.01nh～8.96nh，q值在2.76ghz～3.32ghz范围内大于20，在3.10ghz时取得最大值为2234。
[0054]
从中可以看出，在上述三种不同的偏置组合条件下，差分有源电感表现出不同的特性，体现了差分有源电感的q值、电感值和工作频率范围可调谐的特点。
[0055]
虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
[0056]
故以上所述仅为本技术的较佳实施例，并非用来限定本技术的实施范围；即凡依本技术的权利要求范围所做的各种等同变换，均为本技术权利要求的保护范围。