扩展电路、扩展方法及电子设备与流程

1.本技术涉及电子电路技术领域，特别是涉及一种扩展电路、扩展方法及电子设备。


背景技术：

2.目前，各种电信号检测电路，例如电流检测电路与电压检测电路等，被广泛应用于电子产品当中。并且，在电信号检测电路中通常设置有放大器，以图1所示的电信号检测电路为例。
3.如图1所示，通过放大器u1的输出电压来控制流过第十七晶体管mn1的电流i11，以实现第一电阻rsns和检测电阻r1两端的电压相等，即i11*r1=rsns*io1，其中，r1为检测电阻r1的电阻值，rsns为第一电阻rsns的电阻值，io1为流经第一电阻rsns的电流。再通过第十八晶体管mn2将第十七晶体管mn1上的电流i11镜像到输出电流isns。继而，可通过io1=isns*r1/rsns确定流经第一电阻rsns的电流。
4.然而，在对于该类电信号检测电路而言，由于放大器的存在，并且放大器u1输入信号电压的限制，就会导致输入电压vin只能在较窄的范围内变化，以保持放大器u1的正常工作。


技术实现要素：

5.本技术旨在提供一种扩展电路、扩展方法及电子设备，能够扩展电信号检测电路可正常工作的输入电压范围。
6.为实现上述目的，第一方面，本技术提供一种扩展电路，所述扩展电路用于分别与输入电压及电信号检测电路连接，并用于扩展所述输入电压的范围，其中，所述电信号检测电路用于检测与第一电阻相关的电信号，所述电信号检测电路包括放大器与检测电阻，所述扩展电路包括：第一电流支路与第二电流支路；所述第一电流支路的第一端通过所述检测电阻与输入电压连接，所述第一电流支路的第二端分别与所述放大器的第一输入端及第一电流源连接，所述第二电流支路的第一端通过所述第一电阻与所述输入电压连接，所述第二电流支路的第二端与所述放大器的第二输入端及第二电流源连接；所述第一电流支路与所述第二电流支路均用于对输入电容进行分压，以减小所述放大器第一输入端与第二输入端所输入的电流或电压，以提高所述电信号检测电路可正常工作的输入电压的最大值。
7.在一种可选的方式中，所述扩展电路还包括开关支路与电压检测支路；所述电压检测支路的第一端与所述输入电压连接，所述电压检测支路的第二端与所述开关支路的第一端连接，所述开关支路的第二端与所述第一电流支路的第三端连接，所述开关支路的第三端与所述第二电流支路的第三端连接，所述开关支路的第四端与所述第一电流支路的第二端连接，所述开关支路的第五端与所述第二电流支路的第二端连接；
所述电压检测支路用于检测所述输入电压的大小，并在所述输入电压不大于第一预设电压时输出第一控制信号，以及在所述输入电压大于所述第一预设电压时输出第二控制信号；所述开关支路用于响应于所述第一控制信号而导通所述开关支路的第二端与第四端，以将所述第一电流支路中的至少一个晶体管的第二端与第三端短路；所述开关支路还用于响应于所述第一控制信号而导通所述开关支路的第三端与第五端，以将所述第二电流支路中的至少一个晶体管的第二端与第三端短路；所述开关支路还用于响应于所述第二控制信号而断开所述开关支路的第二端与第四端之间的连接，并断开所述开关支路的第三端与第五端之间的连接。
8.在一种可选的方式中，所述扩展电路还包括第一电压偏置支路；所述第一电压偏置支路的第一端与所述输入电压连接，所述第一电压偏置支路的第二端与所述开关支路的第六端连接，所述第一电压偏置支路的第三端分别与所述开关支路的第七端及第三电流源连接，所述电压偏置电路还存在至少一端分别与所述第一电流支路及所述第二电流支路连接；所述第一电压偏置支路用于基于所述输入电压输出至少一个偏置电压，以使所述第一电流支路中的至少一个晶体管保持导通，以及使所述第二电流支路中的至少一个晶体管保持导通；所述开关支路还用于响应于所述第一控制信号而导通所述开关支路的第六端与第七端，以将所述第一电压偏置支路中的至少一个晶体管的第二端与第三端短路；所述开关支路还用于响应于所述第二控制信号而断开所述开关支路的第六端与第七端之间的连接。
9.在一种可选的方式中，所述电压检测支路包括第二电压偏置支路、第三电流支路与触发支路；所述第二电压偏置支路的第一端与所述第三电流支路的第一端均与所述输入电压连接，所述第二电压偏置支路的第二端与第四电流源连接，所述第三电流支路的第二端分别与第五电流源及所述触发支路的第一端连接，所述触发支路的第二端与所述开关支路的第一端连接；所述第二电压偏置支路用于基于所述输入电压输出至少一个偏置电压至所述第三电流支路，以使所述第三电流支路中的至少一个晶体管保持导通，并对所述第三电流支路中的上拉电流进行调节；所述第三电流支路用于基于所述上拉电流与流入所述第五电流源的下拉电流的差值输出触发电流至所述触发支路；所述触发支路用于在所述触发电流不大于第一预设电流时输出所述第一控制信号，以及在所述触发电流大于所述第一预设电流时输出所述第二控制信号。
10.在一种可选的方式中，所述扩展电路还包括电流偏置支路；所述电流偏置支路的第一端与主电流源的第一端连接，所述电流偏置支路的第二端与所述第二电压偏置支路的第二端连接，所述电流偏置支路的第三端与所述第三电流支路的第二端连接，所述电流偏置支路的第四端与所述第一电压偏置支路的第三端连接，所述电流偏置支路的第五端与所述第一电流支路的第二端连接，所述电流偏置支路的第六端
与所述第二电流支路的第二端连接；所述电流偏置支路用于基于所述主电流源输出的电流配置所述第一电流源、所述第二电流源、所述第三电流源、所述第四电流源及所述第五电流源的输入电流。
11.在一种可选的方式中，流入所述电流偏置支路第二端的电流被配置为大于流入所述电流偏置支路第三端的电流。
12.在一种可选的方式中，所述第一电流支路包括第一晶体管与第二晶体管；所述第一晶体管的第一端与第一偏置电压连接，所述第一晶体管的第二端与所述检测电阻连接，所述第一晶体管的第三端与所述第二晶体管的第二端连接，所述第二晶体管的第一端与第二偏置电压连接，所述第二晶体管的第三端分别与所述放大器的第一输入端及所述第一电流源连接；其中，所述第一晶体管的第二端为所述第一电流支路的第一端，所述第二晶体管的第三端为所述第一电流支路的第二端，所述第一晶体管的第三端为所述第一电流支路的第三端，所述第一晶体管的第一端为所述第一电流支路的第四端，所述第二晶体管的第一端为所述第一电流支路的第五端。
13.在一种可选的方式中，所述第二电流支路包括第三晶体管与第四晶体管；所述第三晶体管的第一端与第一偏置电压连接，所述第三晶体管的第二端与所述第一电阻连接，所述第三晶体管的第三端与所述第四晶体管的第二端连接，所述第四晶体管的第一端与第二偏置电压连接，所述第四晶体管的第三端分别与所述放大器的第二输入端及所述第二电流源连接；其中，所述第三晶体管的第二端为所述第二电流支路的第一端，所述第四晶体管的第三端为所述第二电流支路的第二端，所述第三晶体管的第三端为所述第二电流支路的第三端，所述第三晶体管的第一端为所述第二电流支路的第四端，所述第四晶体管的第一端为所述第二电流支路的第五端。
14.在一种可选的方式中，所述开关支路包括第一开关与第二开关；所述第一开关的第一端与所述第二开关的第一端均与所述电压检测支路连接，所述第一开关的第二端与所述第一电流支路的第二端连接，所述第一开关的第三端与所述第一电流支路的第三端连接，所述第二开关的第二端与所述第二电流支路的第二端连接，所述第二开关的第三端与所述第二电流支路的第三端连接；其中，所述第一开关的第一端为所述开关支路的第一端，所述第一开关的第三端为所述开关支路的第二端，所述第二开关的第三端为所述开关支路的第三端，所述第一开关的第二端为所述开关支路的第四端，所述第二开关的第二端为所述开关支路的第五端。
15.在一种可选的方式中，所述开关支路还包括第三开关，所述第一电压偏置支路包括第二电阻、第五晶体管与第六晶体管；所述第二电阻的第一端与所述输入电压连接，所述第二电阻的第二端与所述第五晶体管的第二端连接，所述第五晶体管的第一端分别与所述第五晶体管的第三端、所述第六晶体管的第二端、所述第三开关的第三端、所述第一电流支路的第四端及所述第二电流支路的第四端连接，所述第六晶体管的第一端分别与所述第六晶体管的第三端、所述第三开关的第二端、所述第三电流源、所述第一电流支路的第五端及所述第二电流支路的第五端连接；
其中，所述第三开关的第三端为所述开关支路的第六端，所述第三开关的第二端为所述开关支路的第七端，所述第二电阻的第一端为所述第一电压偏置支路的第一端，所述第五晶体管的第三端为所述第一电压偏置支路的第二端，所述第六晶体管的第三端为所述第一电压偏置支路的第三端，所述第五晶体管第一端的电压为第一偏置电压，所述第六晶体管第一端的电压为第二偏置电压。
16.在一种可选的方式中，所述第二电压偏置支路包括第三电阻、第七晶体管与第八晶体管；所述第三电阻的第一端与所述输入电压连接，所述第三电阻的第二端与所述第七晶体管的第二端连接，所述第七晶体管的第一端分别与所述第七晶体管的第三端、所述第八晶体管的第二端及所述第三电流支路的第三端连接，所述第八晶体管的第一端分别与所述第八晶体管的第三端、所述第四电流源及所述第三电流支路的第四端连接；其中，所述第三电阻的第一端为所述第二电压偏置支路的第一端，所述第八晶体管的第三端为所述第二电压偏置支路的第二端，所述第七晶体管的第一端为所述第二电压偏置支路的第三端。
17.在一种可选的方式中，所述第三电流支路包括第四电阻、第九晶体管与第十晶体管；所述第四电阻的第一端与所述输入电压连接，所述第四电阻的第二端与所述第九晶体管的第二端连接，所述第九晶体管的第一端与所述第二电压偏置支路的第三端连接，所述第九晶体管的第三端与所述第十晶体管的第二端连接，所述第十晶体管的第一端与所述第二电压偏置支路的第二端连接，所述第十晶体管的第三端分别与所述第五电流源及所述触发支路的第一端连接；其中，所述第四电阻的第一端为所述第三电流支路的第一端，所述第十晶体管的第三端为所述第三电流支路的第二端，所述第九晶体管的第一端为所述第三电流支路的第三端，所述第十晶体管的第一端为所述第三电流支路的第四端。
18.在一种可选的方式中，所述触发支路包括施密特触发器；所述施密特触发器的输入端与所述第三电流支路的第二端连接，所述施密特触发器的输出端与所述开关支路的第一端连接；其中，所述施密特触发器的输入端为所述触发支路的第一端，所述施密特触发器的输出端为所述触发支路的第二端。
19.在一种可选的方式中，所述电流偏置电路包括第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管与第十六晶体管；所述第十一晶体管的第一端分别与所述主电流源、所述第十一晶体管的第三端、所述第十二晶体管的第一端、所述第十三晶体管的第一端、所述第十四晶体管的第一端、所述第十五晶体管的第一端及所述第十六晶体管的第一端连接，所述第十二晶体管的第三端与所述第二电压偏置支路的第二端连接，所述第十三晶体管的第三端与所述第三电流支路的第二端连接，所述第十四晶体管的第三端与所述第一电压偏置支路的第三端连接，所述第十五晶体管的第三端与所述第一电流支路的第二端连接，所述第十六晶体管的第三端与所述第二电流支路的第二端连接，所述第十一晶体管的第二端、所述第十二晶体管的第二端、所述第十三晶体管的第二端、所述第十四晶体管的第二端、所述第十五晶体管的第二端
及所述第十六晶体管的第二端均接地；其中，所述第十一晶体管的第三端为所述电流偏置支路的第一端，所述第十二晶体管的第三端为所述电流偏置支路的第二端，所述第十三晶体管的第三端为所述电流偏置支路的第三端，所述第十四晶体管的第三端为所述电流偏置支路的第四端，所述第十五晶体管的第三端为所述电流偏置支路的第五端，所述第十六晶体管的第三端为所述电流偏置支路的第六端。
20.在一种可选的方式中，所述第十二晶体管的尺寸或面积大于所述第十三晶体管。
21.在一种可选的方式中，所述电信号检测电路还包括第十七晶体管与第十八晶体管；其中，所述第十七晶体管的第一端分别与所述放大器的输出端和所述第十八晶体管的第一端连接，所述第十七晶体管的第二端与所述第十八晶体管的第二端均接地，所述第十七晶体管的第三端分别与所述检测电阻的第二端和所述第一电流支路的第一端连接，所述第十八晶体管的第三端为所述电信号检测电路的输出端。
22.在一种可选的方式中，所述电信号检测电路为电流检测电路；其中，所述第十八晶体管的第三端输出的电流信号与流过第一电阻的电流成正比例关系。
23.第二方面，本技术提供一种扩展方法，应用于扩展电路，所述扩展电路用于分别与输入电压及电信号检测电路连接，并用于扩展所述输入电压的范围，其中，所述电信号检测电路用于检测与第一电阻相关的电信号，所述电信号检测电路包括放大器与检测电阻，所述扩展电路包括第一电流支路与第二电流支路，所述扩展方法包括：在所述输入电压大于第一预设电压时，控制所述第一电流支路与所述第二电流支路中分别至少一个晶体管饱和导通以对输入电压进行分压，以提高所述电信号检测电路可正常工作的输入电压的最大值；在所述输入电压不大于所述第一预设电压时，控制所述第一电流支路中的至少一个晶体管的第二端与第三端短路，以及控制所述第二电流支路中的至少一个晶体管的第二端与第三端短路，以降低所述电信号检测电路可正常工作的输入电压的最小值。
24.第三方面，本技术提供一种电子设备，包括电信号检测电路以及如上所述的扩展电路。
25.本技术的有益效果是：本技术提供的扩展电路用于分别与输入电压及电信号检测电路连接，并用于扩展输入电压的范围，其中，电信号检测电路用于检测与第一电阻相关的电信号，电信号检测电路包括放大器与检测电阻，扩展电路包括第一电流支路与第二电流支路。第一电流支路的第一端通过检测电阻与输入电压连接，第一电流支路的第二端分别与放大器的第一输入端及第一电流源连接，第二电流支路的第一端通过第一电阻与输入电压连接，第二电流支路的第二端与放大器的第二输入端及第二电流源连接。继而，第一电流支路与第二电流支路均用于对输入电容进行分压，以减小放大器第一输入端与第二输入端所输入的电流或电压，从而能够提高电信号检测电路可以正常工作的输入电压的最大值，即达到了扩展电信号检测电路可以正常工作的输入电压的范围的目的。
附图说明
26.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
27.图1为相关技术中的电信号检测电路的电路结构示意图；图2为本技术实施例提供的扩展电路与图1中的电信号检测电路连接的结构示意图；图3为本技术实施例提供的扩展电路的电路结构示意图；图4为本技术另一实施例提供的扩展电路的电路结构示意图；图5为本技术又一实施例提供的扩展电路的电路结构示意图；图6为本技术又一实施例提供的扩展电路的电路结构示意图；图7为本技术又一实施例提供的扩展电路的电路结构示意图；图8为本技术实施例提供的扩展方法的流程图。
具体实施方式
28.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
29.请参照图1，图1为相关技术中的电信号检测电路的电路结构示意图。如图1所示，该电信号检测电路用于检测与第一电阻rsns相关的电信号，例如，电信号包括流经第一电阻rsns的电流或第一电阻rsns两端的电压等信号。该电信号检测电路包括放大器u1、检测电阻r1、第十七晶体管mn1与第十八晶体管mn2。其中，检测电阻r1的第一端与第一电阻rsns的第一端均与输入电压vin连接，检测电阻r1的第二端分别与放大器u1的第一输入端及第十七晶体管mn1的漏极连接，放大器u1的第二输入端与第一电阻rsns的第二端连接，第十七晶体管mn1与第十八晶体管mn2的栅极均与放大器u1的输出端连接，第十七晶体管mn1与第十八晶体管mn2的源极均接地，流入第十八晶体管mn2的漏极的电流为isns，流入第十七晶体管mn1的漏极的电流为i11，流经第一电阻rsns的电流为io1。其中，在该实施例中，放大器u1的第一输入端为同相输入端，放大器u1的第二输入端为反相输入端为例。此外，第十七晶体管mn1的栅极为第十七晶体管mn1的第一端，第十七晶体管mn1的源极为第十七晶体管mn1的第二端，第十七晶体管mn1的漏极为第十七晶体管mn1的第三端；第十八晶体管mn2的栅极为第十八晶体管mn2的第一端，第十八晶体管mn2的源极为第十八晶体管mn2的第二端，第十八晶体管mn2的漏极为第十八晶体管mn2的第三端。第十八晶体管mn2的漏极为该电信号检测电路的输出端。
30.具体地，放大器u1为电压输入的运算放大器，其两个输入端之间呈现等效短路，放大器u1通过控制流过第十七晶体管mn1的电流i11来实现第一电阻rsns和检测电阻r1两端的电压相等，即i11*r1=rsns*io1，其中，r1为检测电阻r1的电阻值，rsns为第一电阻rsns的电阻值。继而，通过第十八晶体管mn2将第十七晶体管mn1上的电流i11镜像为电流isns，并且电流isns从第十八晶体管mn2的漏极输出，从而在检测到isns之后，可通过io1=isns*r1/
rsns确定流经第一电阻rsns的电流(即为io1)，即实现了电流检测的功能，此时电信号检测电路对应为电流检测电路，并且，第十八晶体管mn2的漏极输出的电流信号（即为电流isns）与流过第一电阻rsns的电流(即为io1)成正比例关系。当然，在确定io1之后，通过io1*rsns可确定第一电阻rsns两端的电压，即实现了电压检测的功能，此时电信号检测电路对应为电压检测电路。
31.然而，在对于该类电信号检测电路而言，由于放大器的存在，并且放大器u1输入信号的电压范围的限制，就会导致输入电压vin只能在较窄的范围内变化，以保持放大器u1的正常工作，继而导致该类电信号检测电路无法应用在车载等需支持高电压电源输入（如40v）的场景中。
32.基于此，本技术提供一种扩展电路，通过加入第一电流支路与第二电流支路对输入电压进行分压，以减小放大器u1第一输入端与第二输入端所输入的电流或电压，从而提高电信号检测电路可以正常工作的输入电压的最大值，有助于将该电信号检测电路应用于车载等需支持高电压电源输入的场景中。
33.为了便于理解，在以下的实施例中，均以电信号检测电路为图1所示的电路结构为例。当然，本技术实施例所提供的扩展电路也可以应用于其他电信号检测电路，只要该电信号检测电路中采用放大器进行实现，就能够通过本技术实施例所提供的扩展电路扩展其可正常工作的输入电压的范围。
34.请参照图2，图2为本技术实施例提供的扩展电路与图1中的电信号检测电路连接的结构示意图。其中，电信号检测电路的具体结构可参照上述实施例中的描述，这里不再赘述。
35.扩展电路100包括第一电流支路10与第二电流支路20。其中，第一电流支路10的第一端通过检测电阻r1与输入电压vin连接，第一电流支路10的第二端分别与放大器u1的第一输入端及第一电流源ib1连接，第二电流支路20的第一端通过第一电阻rsns与输入电压vin连接，第二电流支路20的第二端与放大器u1的第二输入端及第二电流源ib2连接。
36.具体地，第一电流支路10与第二电流支路20均用于对输入电压进行分压，以减小放大器u1第一输入端与第二输入端所输入的电流或电压，以增大提高电信号检测电路可正常工作的输入电压的最大值。其中，放大器u1为电流型放大器(即输入为电流的放大器)，则第一电流支路10与第二电流支路20可用于实现减小放大器u1第一输入端与第二输入端所输入的电流。其次，电信号检测电路可正常工作主要取决于放大器u1能够正常工作，具体为，若放大器u1实际输入的电流或电压能够满足放大器对于输入信号的限制要求，放大器u1就能够正常工作；反之，若放大器u1实际输入的电流或电压超出放大器对于输入信号的限制要求，放大器u1无法正常工作。进而，通过提高电信号检测电路可以正常工作的输入电压的最大值，从而能够达到了扩展电信号检测电路可工作的输入电压的范围的目的。
37.可以理解的是，在该实施例中，第一电流支路10与第二电流支路20在对输入电压vin进行分压的同时，也将第一电流支路10与第二电流支路20第一端上电压相等的关系转换成流过第一电流支路10的电流i2和流过第二电流支路20的电流i3相等的关系。而且，是将电流i2与输入第一电流源ib1的电流的差值输入至放大器u1的第一输入端，以及将电流i3与输入第二电流源ib2的电流的差值输入至放大器u1的第二输入端。所以，在该种情况下，所采用的放大器u1为电流输入的运算放大器，而不再为电压输入的运算放大器。综上，
通过将电压相等的关系转换为电流相等的关系，能够实现放大器u1与输入电压vin之间的解耦，继而才能够实现对输入电压的范围的扩展。
38.在一实施例中，如图3所示，第一电流支路10包括第一晶体管q1与第二晶体管mp1。其中，第一晶体管q1的第一端与第一偏置电压vb1连接，第一晶体管q1的第二端与检测电阻r1连接，第一晶体管q1的第三端与第二晶体管mp1的第二端连接，第二晶体管mp1的第一端与第二偏置电压vb2连接，第二晶体管mp1的第三端分别与放大器u1的第一输入端及第一电流源ib1连接。其中，第一晶体管q1的第二端为第一电流支路10的第一端，第二晶体管mp1的第三端为第一电流支路10的第二端，第一晶体管q1的第三端为第一电流支路10的第三端，第一晶体管q1的第一端为第一电流支路10的第四端，第二晶体管mp1的第一端为第一电流支路10的第五端。
39.在该实施例中，以第一晶体管q1为pnp型三极管，及第二晶体管mp1为pmos管为例。其中，pnp型三极管的基极为第一晶体管q1的第一端，pnp型三极管的发射极为第一晶体管q1的第二端，pnp型三极管的集电极为第一晶体管q1的第三端；pmos管的栅极为第二晶体管mp1的第一端，pmos管的源极为第二晶体管mp1的第二端，pmos管的漏极为第二晶体管mp1的第三端。
40.需要说明的是，本技术实施例中以第一电流支路10包括第一晶体管q1与第二晶体管mp1为例，而在其他的实施例中，第一电流支路10也可以只包括一个晶体管或者包括多于两个晶体管，如只包括第二晶体管mp1，同样能够实现分压的目的，也能够减小放大器u1第一输入端与第二输入端所输入的电流或电压。
41.图3中还示例性示出了第二电流支路20的一种结构。如图3所示，第二电流支路20包括第三晶体管q2与第四晶体管mp2。其中，第三晶体管q2的第一端与第一偏置电压vb1连接，第三晶体管q2的第二端与第一电阻rsns连接，第三晶体管q2的第三端与第四晶体管mp2的第二端连接，第四晶体管mp2的第一端与第二偏置电压vb2连接，第四晶体管np2的第三端分别与放大器u1的第二输入端及第二电流源ib2连接。
42.其中，第三晶体管q2的第二端为第二电流支路20的第一端，第四晶体管mp2的第三端为第二电流支路20的第二端，第三晶体管q2的第三端为第二电流支路20的第三端，第三晶体管q2的第一端为第二电流支路20的第四端，第四晶体管mp2的第一端为第二电流支路20的第五端。
43.在该实施例中，以第三晶体管q2为pnp型三极管、及第四晶体管mp2为pmos管为例。其中，pnp型三极管的基极为第三晶体管q2的第一端，pnp型三极管的发射极为第三晶体管q2的第二端，pnp型三极管的集电极为第三晶体管q2的第三端；pmos管的栅极为第四晶体管mp2的第一端，pmos管的源极为第四晶体管mp2的第二端，pmos管的漏极为第四晶体管mp2的第三端。
44.同样地，本技术实施例中以第二电流支路20包括第三晶体管q2与第四晶体管mp2为例，而在其他的实施例中，第二电流支路20也可以只包括一个晶体管或者包括多于两个晶体管，如只包括第四晶体管mp2，同样能够实现分压的目的，也能够减小放大器u1第一输入端与第二输入端所输入的电流或电压。
45.在图3所示的电路结构中，由于mos工艺可以耐受很高的电压，在合适的偏置条件下，第二晶体管mp1和第四晶体管mp2的漏极和源极之间可以承载第一电阻rsns两端的高压
的主要部分。即第二晶体管mp1和第四晶体管mp2对输入电压vin进行分压，使得施加在放大器u2第一输入端与第二输入端的电压值保持在较低的电压范围，以维持放大器u2正常工作。
46.具体地，当第一电流支路10和第二电流支路10都只包括一个晶体管时，即图3所示电路结构只包括第二晶体管mp1和第四晶体管mp2，且第二晶体管mp1的第二端直接与检测电阻r1连接，第四晶体管mp2的第二端直接与第一电阻rsns连接，亦即第一晶体管q1的第二端和第三端短路，第三晶体管q2的第二端和第三端短路，在该电路工作时，一旦第二晶体管mp1和第四晶体管mp2的源极电压出现电压差，即第二晶体管mp1的源栅电压vsg1和第四晶体管mp2的源栅电压vsg2不同时，流过第二晶体管mp1和第四晶体管mp2的电流i2与电流i3也会产生区别。第一电流支路10与第二电流支路20这两个电流支路上的电流i2与电流i3与其各自对应的第一电流源ib1和第二电流源ib2所提供的电流的差值输入到放大器u1（在该实施例中，放大器u1为电流输入的运算放大器）并得到放大，以输出控制第十七晶体管mn1栅极的电压，进而改变流过检测电阻r1的电流i11，直到电流i2与电流i3相等为止，这时vsg1=vsg2，即第二晶体管mp1和第四晶体管mp2的源极电压相等。类似于图1中电路，放大器u1通过对电流i11的控制来实现第一电阻rsns和检测电阻r1两端的电压相等，即i11*r1=rsns*io1。并且，同样地，通过第十八晶体管mn2将第十七晶体管mn1上的电流i11镜像为第十八晶体管漏极的输出电流isns，从而在检测到电流isns之后，可通过io1=isns*r11/rsns确定流经第一电阻rsns的电流，即实现了电流检测的功能。需要说明的是，流入第一电流源ib1和第二电流源ib2的电流，以及电流i2、电流i3相对于电流io1和电流isns足够小，这里可以忽略其影响。另外，第二偏置电压vb2用来提供合适的栅极电压以使第二晶体管mp1与第四晶体管mp2在扩展电路100与电信号检测电路工作时保持饱和导通。
47.在该实施例中，虽然用来制造分压的第二晶体管mp1与第四晶体管mp2的工艺可以承受高压，但是其源栅电压所对应的漏源电流的匹配程度可能较差。从而会造成在第二晶体管mp1与第四晶体管mp2的输出电流相等时，第二晶体管mp1的源极电压与第四晶体管mp2的源极电压之间存在固定的偏压。进而，为了解决mos管匹配不好造成的偏压问题，可以通过与第二晶体管mp1与第四晶体管mp2分别串联一个双极型晶体管（例如三极管）的办法来实现第一电阻rsns和检测电阻r1两端电压更好的匹配。具体电路则如图3所示，在检测电阻r1、第二晶体管mp1之间插入第一晶体管q1，以及在第一电阻rsns、第四晶体管mp2之间插入第三晶体管q2，且第一晶体管q1和第三晶体管q2的基极相连。进而，当第一晶体管q1和第三晶体管q2的发射极和基极之间电压相等(veb1=veb2)时，流出第一晶体管q1和第三晶体管q2的集电极电流相等。同时，通过合理配置第二偏置电压vb2以使第二晶体管mp1与第四晶体管mp2饱和导通。这样一来，流过第一电流支路10和流过第二电流支路20的电流i2、电流i3不再由第二晶体管mp1和第四晶体管mp3的栅源电压所决定，而是由第一晶体管q1和第三晶体管q3的发射极电压所决定，此时第二晶体管mp1和第四晶体管mp3只用于对输入电压进行分压。类似的，图3所示的电路同样可实现通过电流输入放大器u1来使第一晶体管q1和第三晶体管q2的两个集电极电流相等的方法，来获取维持检测电阻r1和第一电阻rsns两端电压相等（即第一晶体管q1和第三晶体管q2的发射极电压相等）时的电流i11，进而获得表示电流io1的电流isns。从而，在该实施例中，通过引入第一晶体管q1和第三晶体管q2的，能够克服第二晶体管mp1与第四晶体管mp2可能的不匹配所带来的误差，提高了对电信号进行检
测的精度。
48.在一实施例中，如图4所示，扩展电路100还包括开关支路30与电压检测支路40。其中，电压检测支路40的第一端与输入电压vin连接，电压检测支路40的第二端与开关支路30的第一端连接，开关支路30的第二端与第一电流支路10的第三端连接，开关支路30的第三端与第二电流支路20的第三端连接，开关支路30的第四端与第一电流支路20的第二端连接，开关支路30的第五端与第二电流支路20的第二端连接。
49.具体地，电压检测支路40用于检测输入电压vin的大小，并在输入电压vin不大于第一预设电压时输出第一控制信号，以及在输入电压vin大于第一预设电压时输出第二控制信号。开关支路30用于响应于第一控制信号而导通开关支路30的第二端与第四端，以将第一电流支路10中的至少一个晶体管的第二端与第三端短路。开关支路30还用于响应于第一控制信号而导通开关支路30的第三端与第五端，以将第二电流支路20中的至少一个晶体管的第二端与第三端短路。开关支路30还用于响应于第二控制信号而断开开关支路30的第二端与第四端之间的连接，并断开开关支路30的第三端与第五端之间的连接。
50.在该实施例中，通过将第一电流支路10中的至少一个晶体管的第二端与第三端短路，以及将第二电流支路20中的至少一个晶体管的第二端与第三端短路，能够降低电信号检测电路可正常工作的输入电压的最小值，同样能够扩展电信号检测电路输入电压的变化范围，以使该电信号检测电路可适用于更多的应用场景。
51.图4中还示例性示出了开关支路30的一种结构。如图4所示，开关支路30包括第一开关mn3与第二开关mn4。第一开关mn3的第一端与第二开关mn4的第一端均与电压检测支路40连接，第一开关mn3的第二端与第一电流支路10的第二端连接，第一开关mn3的第三端与第一电流支路10的第三端连接，第二开关mn4的第二端与第二电流支路20的第二端连接，第二开关mn4的第三端与第二电流支路20的第三端连接。
52.其中，第一开关mn3的第一端为开关支路30的第一端，第一开关mn3的第三端为开关支路30的第二端，第二开关mn4的第三端为开关支路30的第三端，第一开关mn3的第二端为开关支路30的第四端，第二开关mn4的第二端为开关支路30的第五端。
53.在该实施例中，以第一开关mn3与第二开关mn4均为nmos管为例。其中，nmos管的栅极为第一开关mn3(与第二开关mn4)的第一端，nmos管的源极为第一开关mn3(与第二开关mn4)的第二端，nmos管的漏极为第一开关mn3(与第二开关mn4)的第三端。
54.除此之外，第一开关mn3与第二开关mn4可以是任何可控开关，比如，绝缘栅双极型晶体管（igbt）器件、集成门极换流晶闸管（igct）器件、门极关断晶闸管（gto）器件、可控硅整流器（scr）器件、结栅场效应晶体管（jfet）器件、mos控制晶闸管（mct）器件等。
55.同时，可以理解的是，在该实施例中，以第二晶体管mp1连接于第一开关mn3的漏极与源极之间，且第四晶体管mp2连接于第二开关mn4的源极与漏极之间为例，则通过设置第一开关mn3与第二开关mn4，能够将第一电流支路10中的一个开关(即第二晶体管mp1)的第二端与第三端短路，以及将第二电流支路20中的一个开关(即四开关mp2)的第二端与第三端短路。而在其他的实施例中，若有多个开关连接于第一开关mn3的漏极与源极之间，或多个开关连接于第二开关mn4的漏极与源极之间，则同样能够实现将该多个开关短路，以降低电信号检测电路可正常工作的输入电压的最小值。
56.可以理解的是，图3所示的电路结构可以工作的输入电压vin的最小值为vr1+
vebq1+vthmp1+vsatib1≈2v,其中vr1表示检测电阻r1上的压降；vebq1表示第一晶体管q1导通时的发射极-基极电压，约0.7v；vthmp1表示第二晶体管mp1的导通阈值电压，接近1v；vsatib1代表用于实现第一电流源ib1的晶体管维持饱和导通时所需的最小漏源电压差，约为0.3v。当输入电压小于2v时，由于实现第一电流源ib1的晶体管的漏源电压低于其饱和漏源电压vsatib1，则该晶体管不再能够提供准确的偏置电流，使得图3所示的电路结构不能正常工作。这样一来，图3所示的电路结构可以工作的输入电压vin的最小值为2v。而在车载应用中，往往需要满足最低到1v的输入电压的要求。
57.因此，为了兼顾高压输入和低电压输入的应用场景，可在图3的电路结构上增加开关支路30与电压检测支路40，以实现降低电信号检测电路可正常工作的输入电压的最小值。
58.具体过程为，当电压检测支路40侦测到输入电压vin小于或等于第一预设电压阈值(在一实施例中，第一预设电压阈值可设置为图2所示的电路结构可接受的最低工作电压)时，电压检测支路40输出高电平(对应第一控制信号)，以将第一开关mn3与第二开关mn4导通，第二晶体管mp1与第四晶体管mp2被短路，从而能够实现为其他各部分电路正常工作提供电压空间。其中，当第二晶体管mp1与第四晶体管mp2短路后，图4所示电路可以正常工作的输入电压vin的最低值降低到vr1+vebq1+vsatib1≈１v，可以满足车载应用最低输入电压的需要。反之，还可以进一步设置当输入电压vin大于第一预设电压阈值时，电压检测支路40输出低电平(对应第二控制信号)，以将第一开关mn3与第二开关mn4关断，从而使第二晶体管mp1与第四晶体管mp2接入电路，再次对输入电压vin进行分压以适配高压输入。
59.在一实施例中，如图5所示，扩展电路100还包括第一电压偏置支路50。其中，第一电压偏置支路50的第一端与输入电压vin连接，第一电压偏置支路50的第二端与开关支路30的第六端连接，第一电压偏置支路50的第三端分别与开关支路30的第七端及第三电流源ib3连接，电压偏置电路50还存在至少一端分别与第一电流支路10及第二电流支路20连接。
60.具体地，第一电压偏置支路50用于基于输入电压vin输出至少一个偏置电压，以使第一电流支路10中的至少一个晶体管保持导通，以及使第二电流支路20中的至少一个晶体管保持导通。例如，第一电压偏置支路50用于输出第一偏置电压vb1与第二偏置电压vb2，以使第一晶体管q1、第二晶体管mp1、第三晶体管q2与第四晶体管mp2均保持导通。
61.开关支路30还用于响应于第一控制信号而导通开关支路30的第六端与第七端，以将第一电压偏置支路50中的至少一个晶体管的第二端与第三端短路。开关支路30还用于响应于第二控制信号而断开开关支路30的第六端与第七端之间的连接。
62.图5中还示例性示出了开关支路30与第一电压偏置支路50的一种结构。如图5所示，开关支路30还包括第三开关mn5，第一电压偏置支路50包括第二电阻r2、第五晶体管q3与第六晶体管mp3。
63.其中，第二电阻r2的第一端与输入电压vin连接，第二电阻r2的第二端与第五晶体管q3的第二端连接，第五晶体管q3的第一端分别与第五晶体管q3的第三端、第六晶体管mp3的第二端、第三开关mn5的第三端、第一电流支路10的第四端及第二电流支路20的第四端连接，第六晶体管mp3的第一端分别与第六晶体管mp3的第三端、第三开关mn5的第二端、第三电流源ib3、第一电流支路10的第五端及第二电流支路20的第五端连接。
64.其中，第三开关mn5的第三端为开关支路30的第六端，第三开关mn5的第二端为开
关支路30的第七端，第二电阻r2的第一端为第一电压偏置支路50的第一端，第五晶体管q3的第三端为第一电压偏置支路50的第二端，第六晶体管mp3的第三端为第一电压偏置支路50的第三端，第五晶体管q3第一端的电压为第一偏置电压vb1，第六晶体管mp3的第一端的电压为第二偏置电压vb2。
65.在该实施例中，以第三开关mn5为nmos管、第五晶体管q3为pnp型三极管、第六晶体管mp3为pmos管为例。其中，nmos管的栅极为第三开关mn5的第一端，nmos管的源极为第三开关mn5的第二端，nmos管的漏极为第三开关mn5的第三端；pnp型三极管的基极为第五晶体管q3的第一端，pnp型三极管的发射极为第五晶体管q3的第二端，pnp型三极管的集电极为第五晶体管q3的第三端；pmos管的栅极为第六晶体管mp3的第一端，pmos管的源极为第六晶体管mp3的第二端，pmos管的漏极为第六晶体管mp3的第三端。
66.除此之外，第三开关mn5可以是任何可控开关，比如，绝缘栅双极型晶体管（igbt）器件、集成门极换流晶闸管（igct）器件、门极关断晶闸管（gto）器件、可控硅整流器（scr）器件、结栅场效应晶体管（jfet）器件、mos控制晶闸管（mct）器件等。
67.此外，第三开关mn5可以用于短路一个开关(在该实施例中为第六晶体管mp3)，也可以用于短路多个开关，具体实现过程与第一开关mn3及第二开关mn4类似，这里不再赘述。
68.在该实施例中，第一电压偏置支路50的结构与第一电流支路10及第二电流支路20的电路结构类似，这样的选择可以最大限度地保持各支路电压分配相似，以在输入电压vin变化时能够持续提供合适的第一偏置电压vb1和第二偏置电压vb2给第一电流支路10及第二电流支路20。具体地，第五晶体管q3以二极管方式连接，且第五晶体管q3的基极与第一晶体管q1、第三晶体管q2的基极相连，从而为第一晶体管q1、第三晶体管q2提供第一偏置电压vb1，以维持第一晶体管q1、第三晶体管q2导通。同样，第六晶体管mp3的栅极与漏极短接，且第六晶体管mp3的栅极与第二晶体管mp1、第四晶体管mp2的栅极连接，从而为第二晶体管mp1、第四晶体管mp2提供第二偏置电压vb2，以维持第二晶体管mp1、第四晶体管mp2饱和导通。同时，当输入电压vin小于或等于第一预设电压阈值时，第三开关mn5也因受控于第一控制信号而导通，以将第六晶体管mp3短路，这样可以实现第一电压偏置支路50在低电压(例如1v)输入时能够继续为第一电流支路10及第二电流支路20提供合适的偏置电压。其中，第二电阻r2阻值的选择取决于所检测电流i11的范围，适当的选取第二电阻r2可以保证偏置电压支路50在电信号的更宽的检测范围内都可以为第一电流支路10及第二电流支路20提供合适的偏置电压。在一实施方式中，第二电阻r2可以与检测电路r1的阻值相等。
69.在一实施例中，电压检测支路40包括第二电压偏置支路41、第三电流支路42与触发支路43。其中，第二电压偏置支路41的第一端与第三电流支路42的第一端均与输入电压vin连接，第二电压偏置支路41的第二端与第四电流源ib4连接，第三电流支路42的第二端分别与第五电流源ib5及触发支路43的第一端连接，触发支路43的第二端与开关支路30的第一端连接。
70.具体地，第二电压偏置支路41用于基于输入电压vin输出至少一个偏置电压至第三电流支路42，以使第三电流支路42中的至少一个晶体管保持导通，并对第三电流支路42中的上拉电流i4进行调节。第三电流支路42用于基于上拉电流i4与流入第五电流源ib4的下拉电流(记为下拉电流ib4)的差值输出触发电流至触发支路43。触发支路43用于在触发电流不大于第一预设电流时输出第一控制信号，以及在触发电流大于第一预设电流时输出
第二控制信号。
71.在该实施例中，当输入电压vin小于或等于第一预设电压阈值时，上拉电流i4由于输入电压vin的降低而减小，使上拉电流i4与下拉电流ib4之间的差值小于或等于第一预设电流，从而使触发支路43输出第一控制信号；当输入电压vin大于第一预设电压阈值时，上拉电流i4随着输入电压vin提高而增大，能够使上拉电流i4与电流ib4之间的差值大于第一预设电流，从而使触发支路43输出第二控制信号。
72.图6中还示例性示出了第二电压偏置支路41的一种结构。如图6所示，第二电压偏置支路41包括第三电阻r3、第七晶体管q4与第八晶体管mp4。其中，第三电阻r3的第一端与输入电压vin连接，第三电阻r3的第二端与第七晶体管q4的第二端连接，第七晶体管q4的第一端分别与第七晶体管q4的第三端、第八晶体管mp4的第二端及第三电流支路42的第三端连接，第八晶体管mp4的第一端分别与第八晶体管mp4的第三端、第四电流源ib4及第三电流支路42的第四端连接。
73.其中，第三电阻r3的第一端为第二电压偏置支路41的第一端，第八晶体管mp4的第三端为第二电压偏置支路41的第二端，第七晶体管q4的第一端为第二电压偏置支路41的第三端。
74.在该实施例中，以第七晶体管q4为pnp型三极管、及第八晶体管mp4为pmos管为例。其中，pnp型三极管的基极为第七晶体管q4的第一端，pnp型三极管的发射极为第七晶体管q4的第二端，pnp型三极管的集电极为第七晶体管q4的第三端；pmos管的栅极为第八晶体管mp4的第一端，pmos管的源极为第八晶体管mp4的第二端，pmos管的漏极为第八晶体管mp4的第三端。
75.图6中还示例性示出了第三电流支路42的一种结构。如图6所示，第三电流支路42包括第四电阻r4、第九晶体管q5与第十晶体管mp5。其中，第四电阻r4的第一端与输入电压vin连接，第四电阻r4的第二端与第九晶体管q5的第二端连接，第九晶体管q5的第一端与第二电压偏置支路41的第三端连接，第九晶体管q5的第三端与第十晶体管mp5的第二端连接，第十晶体管mp5的第一端与第二电压偏置支路41的第二端连接，第十晶体管mp5的第三端分别与第五电流源ib5及触发支路43的第一端连接。
76.其中，第四电阻r4的第一端为第三电流支路42的第一端，第十晶体管mp5的第三端为第三电流支路42的第二端，第九晶体管q5的第一端为第三电流支路42的第三端，第十晶体管mp5的第一端为第三电流支路42的第四端。
77.在该实施例中，以第九晶体管q5为pnp型三极管、及第十晶体管mp5为pmos管为例。其中，pnp型三极管的基极为第九晶体管q5的第一端，pnp型三极管的发射极为第九晶体管q5的第二端，pnp型三极管的集电极为第九晶体管q5的第三端；pmos管的栅极为第十晶体管mp5的第一端，pmos管的源极为第十晶体管mp5的第二端，pmos管的漏极为第十晶体管mp5的第三端。
78.图6中还示例性示出了触发支路43的一种结构。如图6所示，触发支路43包括施密特触发器u2。
79.其中，施密特触发器u2的输入端与第三电流支路42的第二端连接，施密特触发器u2的输出端与开关支路30的第一端连接。其中，施密特触发器u2的输入端为触发支路43的第一端，施密特触发器u2的输出端为触发支路43的第二端。
80.在该实施例中，第二电压偏置支路41与第三电流支路42组合的结构与第一电压偏置支路50与第二电流支路2组合的结构类似，则第二电压偏置支路41同样能够为第三电流支路42中第九晶体管q5与第十晶体管mp5提供合适的电压偏置，以使第九晶体管q5与第十晶体管mp5保持导通。同时，第二电压偏置支路41还能够决定第三电流支路42中上拉电流i4的大小（即上拉能力）。此外，在一实施方式中，第三电阻r3、第四电阻r4的取值可以与检测电阻r1相等。
81.在一实施例中，如图7所示，扩展电路100还包括电流偏置支路60。其中，电流偏置支路60的第一端与主电流源ib0的第一端连接，电流偏置支路60的第二端与第二电压偏置支路41的第二端连接，电流偏置支路60的第三端与第三电流支路42的第二端连接，电流偏置支路60的第四端与第一电压偏置支路50的第三端连接，电流偏置支路60的第五端与第一电流支路10的第二端连接，电流偏置支路60的第六端与第二电流支路20的第二端连接。
82.具体地，电流偏置支路60用于基于主电流源ib0输出的电流配置第一电流源ib1、第二电流源ib2、第三电流源ib3、第四电流源ib4及第五电流源ib5的输入电流。
83.图7中还示例性示出了电流偏置支路60的一种结构。如图7所示，电流偏置支路60包括第十一晶体管mn6、第十二晶体管mn7、第十三晶体管mn8、第十四晶体管mn9、第十五晶体管mn10与第十六晶体管mn11。
84.其中，第十一晶体管mn6的第一端分别与主电流源ib0、第十一晶体管mn6的第三端、第十二晶体管mn7的第一端、第十三晶体管mn8的第一端、第十四晶体管mn9的第一端、第十五晶体管mn10的第一端及第十六晶体管mn11的第一端连接，第十二晶体管mn7的第三端与第二电压偏置支路41的第二端连接，第十三晶体管mn8的第三端与第三电流支路42的第二端连接，第十四晶体管mn9的第三端与第一电压偏置支路50的第三端连接，第十五晶体管mn10的第三端与第一电流支路10的第二端连接，第十六晶体管mn11的第三端与第二电流支路20的第二端连接，第十一晶体管mn6的第二端、第十二晶体管mn7的第二端、第十三晶体管mn8的第二端、第十四晶体管mn9的第二端、第十五晶体管mn10的第二端及第十六晶体管mn11的第二端均接地gnd。
85.其中，第十一晶体管mn6的第三端为电流偏置支路60的第一端，第十二晶体管mn7的第三端为电流偏置支路60的第二端，第十三晶体管mn8的第三端为电流偏置支路60的第三端，第十四晶体管mn9的第三端为电流偏置支路60的第四端，第十五晶体管mn10的第三端为电流偏置支路60的第五端，第十六晶体管mn11的第三端为电流偏置支路60的第六端。
86.在该实施例中，第十一晶体管mn6的漏极与栅极连接，并且第十一晶体管mn6的栅极连接输入主电流源ib0。主电流源ib0的电流被以一定比例分别镜像到第二电压偏置支路41、第三电流支路42、第一电压偏置支路50、第一电流支路10与第二电流支路20中，以为各偏置支路(例如第一电压偏置支路)或电流支路(例如第一电流支路)提供合适的电流偏置。在一实施方式中，第十一晶体管mn6、第十二晶体管mn7、第十四晶体管mn9、第十五晶体管mn10与第十六晶体管mn11可以选取同样的尺寸与面积以保持电流偏置统一，而第十三晶体管mn8的尺寸或面积需要小于第十二晶体管mn7，以使第十三晶体管mn8提供的偏置电流（即下拉电流i5）小于第十二晶体管mn7所提供的偏置电流。例如，在一些实施例中，可以选择第十三晶体管mn8的尺寸或面积为第十二晶体管mn7的一半。
87.继而，由于第十二晶体管mn7的尺寸或面积比第十三晶体管mn8大，所以流入该电
流偏置支路60第二端的电流大于流入该电流偏置支路60第三端的电流。在输入电压vin大于第一预设电压阈值时，第七晶体管q4、第九晶体管q5、第八晶体管mp4、第十晶体管mp5、第十二晶体管mn7与第十三晶体管mn8都可以保持饱和导通。输入第十二晶体管mn7的电流通过第七晶体管q4、第九晶体管q5镜像到第三电流支路42，成为第三电流支路42上拉电流i4。这时，由于第十二晶体管mn7的尺寸或面积比第十三晶体管mn8大，第二电压偏置支路41上的电流镜像到第三电流支路上的上拉电流i4大于第十三晶体管mn8所提供的下拉电流i5，这样则使得施密特触发器u2输入端的电压被拉高为高电平，施密特触发器u2的输出端输出低电平，第一开关mn3、第二开关mn4与第三开关mn5保持断开，第二晶体管mp1、第四晶体管mp2与第六晶体管mp3持续为输入电压vin分压。当输入电压vin小于第一预设电压阈值时，第十二晶体管mn7、第十三晶体管mn8都没有足够的漏源电压差来保持饱和导通，流过第二电压偏置支路41与第三电流支路42的电流都减小。但是由于第十二晶体管mn7的尺寸或面积比第十三晶体管mn8大，第二电压偏置支路41上的电流减小幅度更大，从而使镜像到第三电流支路42的上拉电流i4减小，施密特触发器u2输入端的电压被第十三晶体管mn8提供的下拉电流i5拉低，从而施密特触发器u2输出高电平，进而导通第一开关mn3、第二开关mn4与第三开关mn5，以使第二晶体管mp1、第四晶体管mp2与第六晶体管mp3短路，以降低电信号检测电路可正常工作的输入电压的最小值。
88.同时，由于第三电流支路42的串联结构与第一电流支路10的串联结构相同，所以当输入电压vin逐渐降低时，第三电流支路42的输入电压不足的时间点和第一电流支路10的输入电压过低的时间点相同，正好可以在输入电压vin降低至小于或等于第一预设电压阈值时完成第二晶体管mp1、第四晶体管mp2与第六晶体管mp3的短路，以完成从高压电路结构向低压电路结构的平滑切换。反之，在输入电压vin上升时，可以在输入电压vin增大至大于第一预设电压阈值时完成从低压电路结构向高压电路结构的平滑切换，即断开第一开关mn3、第二开关mn4与第三开关mn5以接入第二晶体管mp1、第四晶体管mp2与第六晶体管mp3。
89.请参照图8，图8为本技术实施例提供的扩展方法的流程图。其中，该扩展方法应用于扩展电路，扩展电路用于分别与输入电压及电信号检测电路连接，并用于扩展输入电压的范围，其中，电信号检测电路用于检测与第一电阻相关的电信号，电信号检测电路包括放大器与检测电阻，扩展电路包括第一电流支路与第二电流支路。其中，在一些实施方式中，这里的电信号检测电路可通过图1所示的电路结构实现，同时，在一实施例中，该电信号检测电路为电流检测电路，则该电流检测电路用于检测流经第一电阻rsns的电流。此外，这里的扩展电路可通过如图2-图7所示的电路结构实现，具体实现过程在上述实施例已进行详细描述，这里不再赘述。
90.如图8所示，该扩展方法包括如下步骤：步骤801：在输入电压大于第一预设电压时，控制第一电流支路与第二电流支路中分别至少一个晶体管饱和导通以对输入电压进行分压。
91.步骤802：在输入电压不大于第一预设电压时，控制第一电流支路中的至少一个晶体管的第二端与第三端短路，以及控制第二电流支路中的至少一个晶体管的第二端与第三端短路。
92.其中，第一预设电压可根据实际应用情况进行设置，本技术实施例对此不作具体限制。例如，在一实施方式中，第一预设电压可为电信号检测电路当前可正常工作的最低输
入电压，即第一预设电压可对应上述实施例中的第一预设电压阈值。
93.在该实施例中，在输入电压大于第一预设电压时，控制第一电流支路与第二电流支路中分别至少一个晶体管饱和导通，即控制第一电流支路中至少一个晶体管饱和导通，且控制第二电流支路中至少一个晶体管饱和导通，以实现分压的目的，从而能够提高电信号检测电路可正常工作的输入电压的最大值；在输入电压不大于第一预设电压时，则需将第一电流支路中的至少一个晶体管的第二端与第三端短路，以及第二电流支路中的至少一个晶体管的第二端与第三端短路，以降低第一电流支路与第二电流支路的导通电压，从而能够降低电信号检测电路可正常工作的输入电压的最小值。
94.应理解，方法实施例中对扩展电路的具体控制以及产生的有益效果，可以参考上述扩展电路的实施例中的相应描述，为了简洁，这里不再赘述。
95.本技术实施例还提供一种电子设备，该电子设备包括电信号检测电路以及本技术任一实施例中的扩展电路。
96.最后应说明的是：以上实施例仅用以说明本技术的技术方案，而非对其限制；在本技术的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本技术的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的范围。