包括层叠的半导体芯片的半导体封装的制作方法

本专利文献涉及半导体技术，更具体地，涉及一种多个半导体芯片在垂直方向上层叠的半导体封装。

背景技术：

1、电子产品需要多功能和大容量数据处理，同时其尺寸变得越来越小。因此，用于这种电子产品的半导体封装需要包括多个半导体芯片并被制成指定的尺寸或更小。

2、最近，已提出了存储器和存储控制器一起集成在一个封装中的系统封装(sip)。

技术实现思路

1、在实施方式中，一种半导体封装可包括：基板，其具有第一侧和第二侧，第一侧和第二侧在基板在第一方向上的相对两侧；第一半导体芯片，其设置在基板上方；第一一侧第三半导体芯片层叠物，其设置在基板上方并且与第一半导体芯片间隔开，该第一一侧第三半导体芯片层叠物比第一半导体芯片更靠近第一侧；第二半导体芯片层叠物，其设置在第一半导体芯片和第一一侧第三半导体芯片层叠物上方，该第二半导体芯片层叠物包括一个或更多个第二半导体芯片；以及第二一侧第三半导体芯片层叠物，其设置在第二半导体芯片层叠物上方，其中，第一一侧第三半导体芯片层叠物和第二一侧第三半导体芯片层叠物中的每一个包括偏移层叠的多个第三半导体芯片，所述多个第三半导体芯片随着第三半导体芯片更远离基板而朝着第一侧偏移，使得设置在多个第三半导体芯片的另一侧边缘区域上的芯片焊盘暴露，并且其中，第一一侧第三半导体芯片层叠物和第二一侧第三半导体芯片层叠物中的每一个通过在将多个第三半导体芯片的芯片焊盘彼此连接的同时延伸至基板的接合引线来电连接到基板。

2、在另一实施方式中，一种半导体封装可包括：基板，其具有第一侧和第二侧，第一侧和第二侧在基板在第一方向上的相对两侧；第一半导体芯片，其设置在基板上方；第一一侧第三半导体芯片层叠物，其设置在基板上方并且与第一半导体芯片间隔开，该第一一侧第三半导体芯片层叠物比第一半导体芯片更靠近第一侧；第二半导体芯片层叠物，其设置在第一一侧第三半导体芯片层叠物上方，该第二半导体芯片层叠物包括一个或更多个第二半导体芯片；以及第二一侧第三半导体芯片层叠物，其设置在第一半导体芯片上方，其中，第一一侧第三半导体芯片层叠物和第二一侧第三半导体芯片层叠物中的每一个包括偏移层叠的多个第三半导体芯片，所述多个第三半导体芯片随着第三半导体芯片更远离基板而朝着第一侧偏移，使得设置在多个第三半导体芯片的另一侧边缘区域上的芯片焊盘暴露，并且其中，第一一侧第三半导体芯片层叠物和第二一侧第三半导体芯片层叠物中的每一个通过在将多个第三半导体芯片的芯片焊盘彼此连接的同时延伸至基板的接合引线来电连接到基板。

技术特征：

1.一种半导体封装，该半导体封装包括：

2.根据权利要求1所述的半导体封装，该半导体封装还包括：

3.根据权利要求2所述的半导体封装，其中，所述基板还包括：

4.根据权利要求1所述的半导体封装，其中，所述第二半导体芯片层叠物包括易失性存储器，

5.根据权利要求1所述的半导体封装，该半导体封装还包括：

6.根据权利要求1所述的半导体封装，其中，所述第二半导体芯片层叠物在垂直方向上与所述第一半导体芯片和所述第二一侧第三半导体芯片层叠物部分地交叠以在所述第一半导体芯片和所述第二一侧第三半导体芯片层叠物之间提供第一空间，并且

7.根据权利要求6所述的半导体封装，该半导体封装还包括：

8.根据权利要求7所述的半导体封装，其中，所述第二虚设半导体芯片的厚度大于所述第一虚设半导体芯片的厚度。

9.根据权利要求1所述的半导体封装，其中，在垂直方向上，所述第一半导体芯片的上表面和所述第一一侧第三半导体芯片层叠物的上表面被定位在相同的高度。

10.根据权利要求1所述的半导体封装，其中，在垂直方向上，所述第一一侧第三半导体芯片层叠物的上表面被定位在所述第一半导体芯片的上表面下方。

11.根据权利要求10所述的半导体封装，该半导体封装还包括：

12.根据权利要求1所述的半导体封装，其中，在所述第一方向上，所述第二半导体芯片层叠物的宽度大于所述第一半导体芯片的宽度和所述第一一侧第三半导体芯片层叠物的宽度。

13.根据权利要求12所述的半导体封装，其中，在垂直于所述第一方向的第二方向上，所述第二半导体芯片层叠物的宽度大于所述第一半导体芯片的宽度并且小于所述第一一侧第三半导体芯片层叠物和所述第二一侧第三半导体芯片层叠物中的每一个的宽度，并且

14.一种半导体封装，该半导体封装包括：

15.根据权利要求14所述的半导体封装，该半导体封装还包括：

16.根据权利要求15所述的半导体封装，其中，所述基板还包括：

17.根据权利要求14所述的半导体封装，其中，所述第二半导体芯片层叠物包括易失性存储器，

18.根据权利要求14所述的半导体封装，其中，所述第二一侧第三半导体芯片层叠物在所述第一方向上与所述第二半导体芯片层叠物间隔开。

19.根据权利要求14所述的半导体封装，其中，所述第二一侧第三半导体芯片层叠物与所述第一半导体芯片的上表面直接接触。

20.根据权利要求14所述的半导体封装，该半导体封装还包括：

技术总结
本公开涉及包括层叠的半导体芯片的半导体封装。一种半导体封装可包括：基板，其具有在同一平面上的第一侧和第二侧；第一半导体芯片，其设置在基板的第二侧上方；第一一侧第三半导体芯片层叠物，其设置在基板的第一侧上方并且与第一半导体芯片间隔开；第二半导体芯片层叠物，其设置在第一半导体芯片和第一一侧第三半导体芯片层叠物上方，该第二半导体芯片层叠物包括一个或更多个第二半导体芯片；以及第二一侧第三半导体芯片层叠物，其设置在第二半导体芯片层叠物上方，其中，各个第三半导体芯片层叠物包括偏移层叠的多个第三半导体芯片，多个第三半导体芯片随着第三半导体芯片更远离基板而朝着第一侧偏移，各个第三半导体芯片层叠物电连接到基板。

技术研发人员：李钟周,金庆民
受保护的技术使用者：爱思开海力士有限公司
技术研发日：
技术公布日：2024/1/12