半导体结构及其形成方法与流程

本公开涉及半导体，涉及但不限于一种半导体结构及其形成方法。

背景技术：

1、目前，半导体器件的集成度在不断提高，例如，动态随机存储器(dynamic randomaccess memory，dram)由原来的竖直结构转变为水平结构，如此，可以实现三维堆叠，形成多层堆叠结构，进一步提高了dram的存储密度。

2、然而，相关技术中的多层堆叠结构中，必须形成有支撑结构，通过支撑结构隔离电容结构和晶体管结构，否则会导致多层堆叠结构中电容结构和晶体管结构的长度不一致。

技术实现思路

1、有鉴于此，本公开实施例提供一种半导体结构及其形成方法。

2、第一方面，本公开实施例提供一种半导体结构的形成方法，所述方法包括：

3、提供基底，所述基底包括沿第一方向交替排列的叠层结构和第一隔离结构；

4、在所述叠层结构和所述第一隔离结构中形成沿所述第一方向延伸的网格状刻蚀凹槽；所述网格状刻蚀凹槽将所述基底划分为沿第二方向依次排列的第一区域和第二区域；所述第一方向和所述第二方向为所述基底所在平面内的任意两个方向；

5、在所述网格状刻蚀凹槽中形成第二隔离结构；

6、在所述第一区域和所述第二区域分别形成晶体管结构和电容结构，所述晶体管结构和所述电容结构通过所述第二隔离结构隔离。

7、在一些实施例中，所述叠层结构包括沿第三方向交替堆叠的牺牲层和隔离层；所述第三方向与所述基底所在的平面相交；所述牺牲层包括沿所述第三方向依次堆叠的第一牺牲层、第二牺牲层和第三牺牲层；

8、所述网格状刻蚀凹槽通过以下步骤形成：

9、刻蚀所述叠层结构和所述第一隔离结构，形成沿所述第一方向延伸的子刻蚀凹槽；所述子刻蚀凹槽沿所述第二方向具有第一预设尺寸；

10、以所述子刻蚀凹槽暴露出的所述第一牺牲层和所述第三牺牲层的表面为刻蚀起点，沿所述第二方向，去除具有第二预设尺寸的所述第一牺牲层和具有所述第二预设尺寸的所述第三牺牲层，形成第一空间；

11、以所述子刻蚀凹槽暴露出的所述第一隔离结构的表面为刻蚀起点，沿所述第二方向，去除具有第三预设尺寸的所述第一隔离结构，形成第二空间；

12、所述子刻蚀凹槽、所述第一空间和所述第二空间共同构成所述网格状刻蚀凹槽。

13、在一些实施例中，所述第一牺牲层和所述第三牺牲层沿所述第三方向具有第四预设尺寸；所述第四预设尺寸大于1.5倍的所述第一预设尺寸，且所述第二预设尺寸大于0.5倍的所述第一预尺寸。

14、在一些实施例中，所述第一隔离结构沿所述第一方向具有第五预设尺寸；

15、所述第五预设尺寸大于或者等于1.5倍的所述第一预设尺寸。

16、在一些实施例中，所述第二隔离结构包括第一隔离层和第二隔离层；其中，所述第二隔离层通过以下步骤形成：

17、在所述网格状刻蚀凹槽中形成第一初始隔离层；其中，所述第一初始隔离层中形成有位于所述第一隔离结构之间和位于所述叠层结构之间的网格状的空隙；

18、刻蚀去除位于所述第一隔离结构沿所述第二方向投影区域中的所述第一初始隔离层、以及位于所述第二区域中的所述第一隔离结构，暴露出位于所述叠层结构之间的空隙，形成刻蚀沟槽；

19、在所述刻蚀沟槽和暴露出的所述叠层结构之间的空隙中填充第一隔离材料；其中，位于所述空隙中的第一隔离材料构成所述第二隔离层。

20、在一些实施例中，所述晶体管结构通过以下步骤形成：

21、去除所述第一区域中的所述第二牺牲层，形成第一刻蚀凹槽；

22、在所述第一刻蚀凹槽中形成所述晶体管结构的沟道结构；

23、去除所述第一区域中的所述第一牺牲层、所述第三牺牲层和所述第一隔离结构，暴露出所述沟道结构；

24、在所述沟道结构的表面形成栅极结构。

25、在一些实施例中，在所述第一刻蚀凹槽中形成所述晶体管结构的沟道结构，包括：

26、在所述第一刻蚀凹槽中填充金属氧化物材料，形成所述沟道结构；所述金属氧化物材料包括铟镓氧化锌。

27、在一些实施例中，在所述沟道结构的表面形成栅极结构，包括：

28、在所述沟道结构的表面依次形成栅极介质层和初始栅极导电层；

29、在所述初始栅极导电层之间的空隙、以及所述叠层结构之间的空隙中，形成第三隔离结构；

30、沿所述第二方向回刻所述初始栅极导电层，形成栅极导电层和第三空间；所述栅极介质层和所述栅极导电层共同构成所述栅极结构。

31、在一些实施例中，所述方法还包括：

32、形成沿所述第一方向依次排列、且沿所述第三方向延伸的多个位线结构；其中，所述位线结构与所述沟道结构相接。

33、在一些实施例中，所述电容结构和所述第一隔离层通过以下步骤形成：

34、去除所述第二区域中的所述第二牺牲层，形成第二刻蚀凹槽；

35、刻蚀去除所述第二刻蚀凹槽暴露出来的所述第一初始隔离层，直至暴露出所述第二隔离层和所述沟道结构，形成第四空间，剩余的所述第一初始隔离层构成所述第一隔离层；

36、去除所述第二区域中的所述第一牺牲层和所述第三牺牲层，形成第三刻蚀凹槽；其中，所述第三刻蚀凹槽包括第二刻蚀凹槽和所述第四空间；

37、在所述第三刻蚀凹槽中形成电容结构。

38、在一些实施例中，在所述第三刻蚀凹槽中形成电容结构，包括：

39、在所述第三刻蚀凹槽的侧壁依次形成第一电极层、电介质层和第二电极层，以形成所述电容结构；

40、其中，所述第一电极层与所述沟道结构相接，所述第二电极层充满所述第三刻蚀凹槽。

41、在一些实施例中，所述基底还包括衬底；所述叠层结构和所述第一隔离结构形成于所述衬底表面；所述第一隔离结构和所述叠层结构通过以下步骤形成：

42、在所述衬底表面形成初始叠层结构，所述初始叠层结构包括沿所述第三方向依次堆叠的所述牺牲层和所述隔离层；

43、在所述初始叠层结构的表面形成具有预设图案的光刻胶层，所述预设图案包括沿所述第一方向间隔排布的子图案；所述子图案暴露出所述初始叠层结构；

44、通过所述光刻胶层，去除暴露出的所述初始叠层结构，形成沿所述第一方向间隔排布的隔离凹槽和所述叠层结构；

45、在所述隔离凹槽中形成所述第一隔离结构。

46、在一些实施例中，所述第一初始隔离层与所述衬底之间的刻蚀选择比大于所述第二隔离层与所述衬底之间刻蚀选择比。

47、第二方面，本公开实施例提供一种半导体结构，所述半导体结构包括：

48、基底；

49、位于所述基底中的第二隔离结构，所述第二隔离结构包括第二隔离层和环绕部分所述第二隔离层的第一隔离层；所述第二隔离结构将所述基底划分为沿第二方向依次排列的第一区域和第二区域；

50、位于所述第一区域、且沿第一方向和第三方向阵列排布的晶体管结构、以及位于所述第二区域、且沿所述第一方向和所述第三方向阵列排布的电容结构；其中，所述晶体管结构与所述电容结构通过所述第一隔离层和所述第二隔离层隔离；所述第一方向和所述第二方向为所述基底所在平面内的任意两个方向；所述第三方向与所述基底所在的平面相交。

51、在一些实施例中，所述基底包括衬底；所述晶体管结构和所述电容结构位于所述衬底表面；

52、所述第一隔离层与所述衬底之间的刻蚀选择比大于所述第二隔离层与所述衬底之间刻蚀选择比。

53、在一些实施例中，所述晶体管结构包括栅极结构；

54、所述栅极结构包括沟道结构、位于所述沟道结构表面的栅极介质层、以及位于所述栅极介质层表面的栅极导电层；其中，所述沟道结构由金属氧化物材料构成，所述金属氧化物材料包括铟镓氧化锌。

55、在一些实施例中，所述沟道结构包括沿所述第二方向的第一端和第二端；所述半导体结构还包括：与所述第一端相连接的位线结构、以及与所述第二端相连接的电容结构；

56、其中，所述位线结构沿所述第一方向依次排列、且沿所述第三方向延伸；

57、所述电容结构包括第一电极层、电介质层和第二电极层。

58、在一些实施例中，所述半导体结构还包括：隔离层；

59、所述隔离层位于沿所述第三方向相邻的所述栅极结构之间，且所述隔离层位于沿所述第三方向相邻的所述电容结构之间。

60、本公开实施例提供的半导体结构及其形成方法，通过形成第二隔离结构作为半导体结构中晶体管结构和电容结构之间的隔离结构，可以使得半导体结构中的每一层晶体管结构的长度一致、每一层电容结构的长度一致，另外，本公开实施例中，不用形成支撑结构，即可实现上述效果，简化了半导体结构的制备工艺流程。