流水线逐次逼近模数转换器校准方法及系统与流程

1.本发明涉及数字信号处理技术领域，具体地，涉及一种流水线逐次逼近模数转换器校准方法及系统。


背景技术：

2.传统的流水线模数转换器(pipelined analog-to-digital converter,pipelined adc)通过多级级联，流水线的进行工作，具备高精度和高采样率的特点，但多个级间残差放大器的存在需要消耗大量的功耗，而传统的逐次逼近模数转换器(successive approximation register adc,sar adc)结构简单，数字化程度高，具备低功耗的特点。流水线-逐次逼近模数转换器(pipelined sar adc,psar adc)结合了上述二者的特点，具备高采样率，高精度，低功耗等优点，已经成为近年来研究的热点。
3.流水线逐次逼近模数转换器主要由采样保持网络、子逐次逼近模数转换器、残差放大器和数字误差校准逻辑组成，由于子模数转换器的精度较高，一般二至三级流水线逐次逼近模数转换器便可以达到12～14bit的分辨率，但由于流水线逐次逼近模数转换器中的各项非理想因素，包括比较器和残差放大器失调、级间增益失配和电容失配等，导致模数转换器的性能严重下降，因此在实际实现过程中需要对这些非理想因素进行校准。
4.公开号为cn106849949b的专利文献公开了一种应用于流水线型模数转换器的前台校准电路及校准方法，该校准电路包括带有局部正反馈的放大器、后级模数转换器、固定模拟输入信号模块、常数模块、延迟对齐求和单元、累加平均器，寄存器、加法器、减法器、nbit子adc、子dac和校准状态机等。但是该专利文献与本技术的技术方案不同。


技术实现要素：

5.针对现有技术中的缺陷，本发明的目的是提供一种流水线逐次逼近模数转换器校准方法及系统。
6.根据本发明提供的一种流水线逐次逼近模数转换器校准方法，包括如下步骤：
7.失调校准步骤：对前台比较器和残差放大器的失调电压进行校准，利用逐次逼近模数转换器对前台比较器和残差放大器的失调电压进行测量并存储为失调校准码，在正常工作时，控制校准电容阵列对前台比较器和残差放大器的失调电压进行补偿；
8.失配校准步骤：对前台电容进行失配校准，利用后级流水线对前级cdac中的电容失配进行测量，得到实际的电容权重，并在数字误差校正逻辑中对流水线逐次逼近模数转换器的输出码值进行校准；
9.失配校正步骤：对前后台结合的级间增益进行失配校正，在adc启动后，对级间增益失配进行一次开机校正，并调整残差放大器的增益，使级间增益等于预设值，在后台中采用伪随机信号注入检测级间增益变化并校准。
10.优选的，对前台比较器的失调电压进行校准，具体包括如下步骤：
11.步骤a1：测量阶段，在采样相短接正负极cdac并复位至共模电平，同时复位校准电
容阵列；在转换相，使主电容阵列下极板保持不变，将校准电容阵列作为逐次逼近模数转换器的电容阵列测量前台比较器的失调电压并将结果存入寄存器；对前台比较器的失调电压进行测量，将测量结果作为前台比较器的失调电压校准码；
12.步骤a2：正常工作阶段，在采样相，复位校准电容阵列；在转换相，校准电容阵列根据失调电压校准码翻转校准电容阵列下极板，对前台比较器的失调电压进行校准。
13.优选的，所述步骤a1中，对前台比较器的失调电压的测量重复四次，并将四次测量结果的平均值作为前台比较器的失调电压校准码。
14.优选的，对残差放大器的失调电压进行校准，具体包括如下步骤：
15.步骤b1：测量阶段，在采样相，短接正负极cdac并复位至共模电平，同时复位校准电容阵列；在转换相结束时，校准电容阵列根据当前残差放大器校准码翻转校准电容阵列下极板，使主cdac下极板保持不变；当残差放大器的失调校准码稳定时，完成校准，将残差放大器的失调校准码存入寄存器；
16.步骤b2：正常工作阶段，在采样相，复位校准电容阵列；在放大相，校准电容阵列根据残差放大器的失调校准码翻转校准电容阵列下极板，对残差放大器的失调电压进行校准。
17.优选的，所述步骤b1中，在放大相，残差放大器放大残差电压至下一级流水线，下一级流水线的前台比较器比较残差电压，若残差电压大于0，则残差放大器的失调校准码加1，否则，残差放大器的失调校准码减1。
18.优选的，对前台电容进行失配校准，具体包括如下步骤：
19.步骤c1：使第一级逐次逼近模数转换器的cdac在采样相复位，在转换相，使要校准的电容翻转至正参考电压，使比其高位的电容保持不变，使比其低位的电容下极板翻转至地电平；在放大相，残差放大器放大残差电压并由后一级逐次逼近模数转换器进行测量，记录测量结果；
20.步骤c2：根据测量结果计算各位电容实际权重；
21.步骤c3：正常工作时，使用计算得到的实际权重对数字输出校准码进行校准。
22.优选的，所述步骤c1中，遍历前级流水线cdac的所有高位到低位电容。
23.优选的，对前后台结合的级间增益进行失配校正，具体包括如下步骤：
24.步骤d1：adc启动后进行一次前台校准，使adc输入为共模电压，在前级流水线cdac的抖动电容cd上注入方波信号，调节残差放大器增益，使级间增益稳定在预设值；
25.步骤d2：adc正常工作后转为后台校准，在前级流水线cdac的抖动电容cd上注入伪随机信号，将伪随机信号叠加至第一级流水线的残差电压上并由残差放大器放大至第二级流水线；通过转换得到第二级流水线的数字输出码值，将数字输出码值与伪随机信号相乘，经过转换周期后求其期望，计算得到实际级间增益，完成校准。
26.优选的，所述步骤d1中，利用lms算法调节残差放大器增益。
27.本发明还提供一种流水线逐次逼近模数转换器校准系统，包括如下模块：
28.失调校准模块：对前台比较器和残差放大器的失调电压进行校准，利用逐次逼近模数转换器对前台比较器和残差放大器的失调电压进行测量并存储为失调校准码，在正常工作时，控制校准电容阵列对前台比较器和残差放大器的失调电压进行补偿；
29.失配校准模块：对前台电容进行失配校准，利用后级流水线对前级cdac中的电容
失配进行测量，得到实际的电容权重，并在数字误差校正逻辑中对流水线逐次逼近模数转换器的输出码值进行校准；
30.失配校正模块：对前后台结合的级间增益进行失配校正，在adc启动后，对级间增益失配进行一次开机校正，并调整残差放大器的增益，使级间增益等于预设值，在后台中采用伪随机信号注入检测级间增益变化并校准。
31.与现有技术相比，本发明具有如下的有益效果：
32.1、本发明可以对比较器和残差放大器的失调电压进行校准，防止后级流水线饱和；
33.2、本发明通过利用后级电容阵列对前级电容失配进行校准，减小电容失配导致的固定性误差；
34.3、本发明通过前后台结合的级间增益误差校准方法，可以保证级间增益不偏离设计值过多的同时降低由于级间增益失配导致的谐波失真。
附图说明
35.通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
36.图1为本发明的流水线逐次逼近模数转换器校准方法的步骤流程图；
37.图2为一实施例中的流水线逐次逼近模数转换器校准系统的结构示意图；
38.图3为一实施例中的第一级电容阵列电路图；
39.图4为一实施例中的工作时序图和相位图；
40.图5为一实施例中的校准系统工作流程图；
41.图6为一实施例中的无校准情况下模数转换器输出频谱图；
42.图7为一实施例中的带校准情况下模数转换器输出频谱图。
具体实施方式
43.下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
44.实施例1：
45.如图1～7所示，本实施例提供一种流水线逐次逼近模数转换器校准方法，包括如下步骤：
46.失调校准步骤：对前台比较器和残差放大器的失调电压进行校准，利用逐次逼近模数转换器对前台比较器和残差放大器的失调电压进行测量并存储为失调校准码，在正常工作时，控制校准电容阵列对前台比较器和残差放大器的失调电压进行补偿。对前台比较器的失调电压进行校准，具体包括如下步骤：步骤a1：测量阶段，在采样相短接正负极cdac并复位至共模电平，同时复位校准电容阵列；在转换相，使主电容阵列下极板保持不变，将校准电容阵列作为逐次逼近模数转换器的电容阵列测量前台比较器的失调电压并将结果存入寄存器；对前台比较器的失调电压进行测量，将测量结果作为前台比较器的失调电压
校准码，对前台比较器的失调电压的测量重复四次，并将四次测量结果的平均值作为前台比较器的失调电压校准码；步骤a2：正常工作阶段，在采样相，复位校准电容阵列；在转换相，校准电容阵列根据失调电压校准码翻转校准电容阵列下极板，对前台比较器的失调电压进行校准。对残差放大器的失调电压进行校准，具体包括如下步骤：步骤b1：测量阶段，在采样相，短接正负极cdac并复位至共模电平，同时复位校准电容阵列；在转换相结束时，校准电容阵列根据当前残差放大器校准码翻转校准电容阵列下极板，使主cdac下极板保持不变；当残差放大器的失调校准码稳定时，完成校准，将残差放大器的失调校准码存入寄存器，在放大相，残差放大器放大残差电压至下一级流水线，下一级流水线的前台比较器比较残差电压，若残差电压大于0，则残差放大器的失调校准码加1，否则，残差放大器的失调校准码减1；步骤b2：正常工作阶段，在采样相，复位校准电容阵列；在放大相，校准电容阵列根据残差放大器的失调校准码翻转校准电容阵列下极板，对残差放大器的失调电压进行校准。
47.失配校准步骤：对前台电容进行失配校准，利用后级流水线对前级cdac中的电容失配进行测量，得到实际的电容权重，并在数字误差校正逻辑中对流水线逐次逼近模数转换器的输出码值进行校准。对前台电容进行失配校准，具体包括如下步骤：步骤c1：使第一级逐次逼近模数转换器的cdac在采样相复位，在转换相，使要校准的电容翻转至正参考电压，使比其高位的电容保持不变，使比其低位的电容下极板翻转至地电平；在放大相，残差放大器放大残差电压并由后一级逐次逼近模数转换器进行测量，记录测量结果，遍历前级流水线cdac的所有高位到低位电容；步骤c2：根据测量结果计算各位电容实际权重；步骤c3：正常工作时，使用计算得到的实际权重对数字输出校准码进行校准。
48.失配校正步骤：对前后台结合的级间增益进行失配校正，在adc启动后，对级间增益失配进行一次开机校正，并调整残差放大器的增益，使级间增益等于预设值，在后台中采用伪随机信号注入检测级间增益变化并校准。对前后台结合的级间增益进行失配校正，具体包括如下步骤：步骤d1：adc启动后进行一次前台校准，使adc输入为共模电压，在前级流水线cdac的抖动电容cd上注入方波信号，调节残差放大器增益，使级间增益稳定在预设值，利用lms算法调节残差放大器增益；步骤d2：adc正常工作后转为后台校准，在前级流水线cdac的抖动电容cd上注入伪随机信号，将伪随机信号叠加至第一级流水线的残差电压上并由残差放大器放大至第二级流水线；通过转换得到第二级流水线的数字输出码值，将数字输出码值与伪随机信号相乘，经过转换周期后求其期望，计算得到实际级间增益，完成校准。
49.实施例2：
50.本实施例提供一种流水线逐次逼近模数转换器校准系统，包括如下模块：
51.失调校准模块：对前台比较器和残差放大器的失调电压进行校准，利用逐次逼近模数转换器对前台比较器和残差放大器的失调电压进行测量并存储为失调校准码，在正常工作时，控制校准电容阵列对前台比较器和残差放大器的失调电压进行补偿；
52.失配校准模块：对前台电容进行失配校准，利用后级流水线对前级cdac中的电容失配进行测量，得到实际的电容权重，并在数字误差校正逻辑中对流水线逐次逼近模数转换器的输出码值进行校准；
53.失配校正模块：对前后台结合的级间增益进行失配校正，在adc启动后，对级间增
益失配进行一次开机校正，并调整残差放大器的增益，使级间增益等于预设值，在后台中采用伪随机信号注入检测级间增益变化并校准。
54.实施例3：
55.本领域技术人员可以将本实施例理解为实施例1、实施例2的更为具体的说明。
56.本实施例提出一种流水线逐次逼近模数转换器的校准方法及其系统，对比较器和残差放大器的失调电压和电容失配进行前台校准，并对级间增益失配进行前后台结合校准。本实施例所提出的校准方法及系统具有结构简单，高能效，可移植性性强等优点。
57.本实施例采用以下的技术方案：
58.一种流水线逐次逼近模数转换器校准方法及其系统，所述的流水线模数转换器校准方法包括：
59.一种前台比较器和残差放大器失调校准方法，利用逐次逼近模数转换器对比较器和残差放大器的失调电压进行测量并存储为失调校准码，在正常工作时控制校准电容阵列对比较器和残差放大器的失调电压进行补偿；
60.一种前台电容失配校准方法，利用后级流水线的对前级cdac(capacitor digital-to-analog converter)中的电容失配进行测量，得到实际的电容权重并在数字误差校正逻辑中对流水线逐次逼近模数转换器的输出码值进行校准；
61.一种前后台结合的级间增益失配校正方法，在adc启动后对级间增益失配进行一次开机校正，并调整残差放大器的增益使得级间增益等于设计值，在后台中采用伪随机信号注入检测级间增益变化并校准。
62.进一步的，所述的比较器失调电压校准包括以下步骤：
63.s1，测量阶段，在采样相短接正负极cdac并复位至共模电平，同时复位校准电容阵列；在转换相，主电容阵列下极板保持不变，校准电容阵列作为逐次逼近模数转换器的电容阵列，测量比较器的失调电压并将结果存入寄存器；完成比较器失调电压测量，重复四次并将四次结果的平均作为比较器失调电压校准码，消除噪声影响；
64.s2，正常工作阶段，在采样相，校准阵列被复位；在转换相，校准阵列根据校准码翻转校准电容阵列下极板，对比较器失调电压进行校准。
65.进一步的，所述的残差放大器的失调电压校准包括如下步骤：
66.s1，测量阶段，在采样相，短接正负极cdac并复位至共模电平，同时复位校准电容阵列；在转换相结束时，校准电容阵列根据当前残差放大器校准码翻转校准电容阵列下极板，主cdac下极板保持不变；在放大相，残差放大器放大残差电压至下一级流水线，下一级流水线的比较器比较残差电压，若残差电压大于0，则残差放大器失调校准码加1，否则，残差放大器失调校准码减1；当残差放大器失调校准码稳定时，完成校准，将残差放大器失调校准码存入寄存器；
67.s2，正常工作阶段，在采样相，校准电容阵列被复位；在放大相，校准电容阵列根据残差放大器校准码翻转校准电容阵列下极板，对残差放大器失调电压进行校准。
68.所述的电容失配校准包括以下步骤：
69.s1，第一级逐次逼近模数转换器的cdac在采样相复位，在转换相，要校准的电容翻转至正参考电压，比其高位的电容保持不变，比其低位的电容下极板翻转至地电平；在放大相，残差放大器放大残差电压并由后一级逐次逼近模数转换器进行测量，记录结果；遍历前
级流水线cdac的所有高位到低位电容；
70.s2，根据测量结果计算各位电容实际权重；
71.s3，正常工作时使用计算得到的实际权重对数字输出校准码进行校准。
72.所述的级间增益失配校准包括以下步骤：
73.s1，adc启动后进行一次前台校准，adc输入为共模电压，在前级流水线cdac的抖动电容cd上注入方波信号，利用lms算法调节残差放大器增益，使得级间增益稳定在设计值；
74.s2，adc正常工作后转为后台校准，在前级流水线cdac的抖动电容cd上注入伪随机信号，将伪随机信号叠加至第一级流水线的残差电压上并由残差放大器放大至第二级流水线；通过转换得到第二级流水线的数字输出码值，将数字输出码值与伪随机信号相乘，经过大量转换周期后求其期望，计算得到实际级间增益，完成校准。
75.实施例3：
76.本领域技术人员可以将本实施例理解为实施例1的更为具体的说明。
77.本实施例所提出的流水线逐次逼近模数转换器校准方法及其系统，可以实现对比较器、残差放大器的失调校准，电容失配校准和级间增益失配校准，适用于两级流水线以上的流水线逐次逼近模数转换器，本实施例以一个两级流水线逐次逼近模数转换器具体进行说明，其中两级流水线逐次逼近模数转换器第一级为6bit分辨率，第二级为9bit分辨率，级间冗余1bit。
78.图2为本实施例的流水线逐次逼近模数转换器及其校准系统结构示意图，为简化描述，图2中的差分结构均只画出正端结构，负端接地简化表示。该流水线逐次逼近模数转换器包括采样保持网络、第一级cdac(6bits)、第一级比较器、第一级sar逻辑、残差放大器、第二级cdac(9bits)、第二级比较器、第二级sar逻辑、级间增益校准模块、电容失配校准模块和数字误差校正逻辑。
79.其中，采样保持网络与第一级cdac相连，采样模拟输入电压v
in
，第一级cdac、第一级比较器和第一级sar逻辑两两相连构成第一级流水线的子逐次逼近模数转换器，量化输入电压并产生残差电压。第一级cdac、残差放大器和第二级cdac依次相连，残差放大器放大第一级流水线的残差电压至第二级并由第二级cdac、第二级比较器和第二级sar逻辑所构成第二级流水线的子逐次逼近模数转换器进行量化。第一级sar逻辑中存储有伪随机信号和第一级比较器、残差放大器失调校准码，伪随机信号控制第一级cdac中的随机注入电容cd，用于实现级间增益失配校准，失调校准码控制校准电容阵列，对第一级比较器和残差放大器的失调进行校准。第二级sar逻辑中存储有第二级比较器的失调校准码，用于控制第二级cdac的校准电容阵列，对第二级比较器的失调进行校准。第一、第二级sar逻辑与级间增益校准模块和电容失配校准模块相连，级间增益校准模块在前台校准时利用lms算法调整残差放大器增益，使级间增益等于设计值，在后台校准时监测级间增益变化。电容失配校准模块计算第一级cdac(6bits)中c6～c1、cd的实际权重，并输出至数字误差校正模块。数字误差校正模块接收两级流水线的数字输出码值，并根据实际电容权重和实际级间增益，对输出数字码值进行整合和校正，输出对应于输入模拟电压v
in
的数字码值。
80.图3为本实施例的第一级电容阵列电路图，为简化描述，图3中仅画出了第一级cdac电容阵列的正端电路图，其与残差放大器的正端相连。实际上，残差放大器的负端连接一个相同的电容阵列。电容阵列采用分裂单调式的开关方法，因此与图2中对应的每个阵容
都分为p端电容和m端电容。c6电容由c
6p
、c
6m
构成，c5～c1依次可推，随机注入电容cd由c
dp
、c
dm
构成。失调校正电容由c
cp
和c
cm
构成。校准电容阵列由p端校准电容阵列和m端校准电容阵列构成。vref为参考电压，pnp和pnm为伪随机注入信号，vcm为共模电平。当处于校准模式需要对cdac进行复位时，cdac的上极板被复位到共模电平vcm。c
6p
、c
5p
、c
4p
、c
3p
、c
2p
、c
1p
、c
dp
下极板被复位到vref，c
6m
、c
5m
、c
4m
、c
3m
、c
2m
、c
1m
、c
dm
下极板被复位到低电平gnd。c
cp
的下极板与p端校准电容阵列的上极板被复位到vref，p端校准电容阵列的下极板被复位到vref。c
cm
的下极板与m端校准电容阵列的上极板被复位到gnd，m端电容阵列的下极板被复位到gnd。
81.进一步的，第二级cdac电容阵列的电路图与第一级cdac的相似，不同在于第二级cdac的主电容阵列有9个电容，c9～c1，且不存在随机信号注入电容cd。
82.图4为本实施例工作的时序图和相位图。和与图一中的信号相对应。控制采样保持网络，当其拉高时，采样保持网络进行采样，第一级流水线进入采样相。当被拉低时，控制第一级比较器开始比较，第一级流水线进入转换相，当转换完毕后，第一级cdac上生成残差电压。控制残差放大器进行放大，当其被拉高时，残差放大器放大残差电压至第二级，第一级流水线进入放大相，与此同时，第二级流水线进入采样相。当被拉低时，残差放大器结束放大，第二级流水线进入转换相，控制第二级比较器开始比较，完成转换。
83.以本实施例对比较器失调校准方法进行详细描述：以第一级比较器的失调校准为例，失调校准分为两个步骤。s1，测量阶段，此时流水线逐次逼近模数转换器无法正常工作。当第一级流水线进入采样相时，第一级cdac被复位。在转换相时，第一级cdac中的主电容c
6p
～c
1p
、c
6m
～c
1m
仍处于复位状态，c
dp
、c
dm
也处于复位状态。c
cp
和c
cm
的下极板分别与vref和gnd断开。第一级sar逻辑、第一级比较器和p端以及m端的校准电容阵列构成校准sar adc，对第一级比较器的失调电压进行测量，为避免噪声影响失调电压的测量，比较器失调电压的测量重复进行四次，取四次结果的平均作为第一级比较器的失调校准码。s2，校准阶段，当流水线逐次逼近模数转换器正常工作时，在采样相，输入被采样到第一级cdac的上极板，p端和m端校准电容阵列被复位。在转换相，比较器开始工作，p端和m端校准电容阵列的下极板根据第一级比较器失调校准码进行翻转，在比较器正负端的cdac上极板上制造一个与第一级比较器失调电压极性相反，大小相同的电压差，从而实现第一级比较器失调电压的校准。第二级比较器失调电压的校准方法与第一级相同，不再进行赘述。
84.以本实施例对残差放大器的失调电压校准进行详细描述：残差放大器失调电压的校准分为两个步骤：s1，测量阶段，当第一级流水线处于采样相时，第一级cdac被复位，在转换相，第一级比较器不进行工作，第一级cdac仍处于复位状态。在转换相结束时，第一级cdac的p端与m端校准电容阵列根据当前的残差放大器失调校准码(初始为0)翻转下极板电平，在残差放大器正负端制造电压差。当第一级流水线进入放大相时(同时第二级流水线进入采样相)，残差放大器将残差电压放大至第二级流水线，此时由于残差放大器失调电压的存在，放大后的电压为残差放大器失调电压加上所制造的电压差再乘以放大倍数。当第二级进入转换相时，第二级cdac的校准电容阵列根据第二级比较器的失调校准码翻转下极板电压抵消第二级比较器失调电压的影响，比较器判断被放大后的残差电压的极性。当被放大的残差电压大于0时，残差放大器的失调电压校准码加1，否则，残差放大器的失调电压校
准码减1，得到新的残差放大器失调电压校准码。使用新的残差放大器失调电压校准码重复上述操作，当残差放大器的失调校准码趋于稳定时(加1减1不断交替)，代表所制造的电压差与残差放大器的极性相反，大小相当，残差放大器失调电压测量完毕，将此时的失调校准码存储至寄存器。s2，校准阶段，当流水线逐次逼近转换器正常工作时，第一级流水线进入转换相时，p端和m端校准电容根据比较器的失调校准码翻转下极板，当进入放大相时，p端和m端校准电容根据残差放大器的失调校准码翻转下极板，完成残差放大器失调校准。
85.以本实施例对电容失配校准方法进行详细描述：电容失配校准的原理在于，首先假定第二级流水线为理想的9bits逐次逼近模数转换器，利用第二级逐次逼近模数转换器对第一级流水线的电容失配进行测量，并根据测量结果计算电容实际权重，实现校准。电容失配校准方法可以分为以下三个步骤：s1，测量阶段，以对第i位(i＝1,2,
…
,6)的电容进行测量为例。第一级在采样相时，cdac上极板被复位到共模电平vcm，进入转换相后，比较器不进行工作，第一级正端cdac上的第i位电容的c
im
的下极板由gnd翻转至vref，c
ip
不变，比i高位的电容保持不变，比i低位电容的c
xp
(x《i)由vref翻转至gnd，c
xm
的下极板保持不变，由于电容失配，在正负端cdac上极板处存在一个电压差，作为残差电压，在放大相，该残差电压被残差放大器放大至第二级流水线，并被第二级逐次逼近模数转换器量化，记录量化结果，将此过程重复32次，并取平均，结果记为d
cal
(i)。对第一级的c1～c6，cd均进行以上操作，可以得到d
cal
(i),i＝1,2,
…
,6,d。s2，实际权重计算，假定c1的权重为理想的w1＝1，则c2的权重计算为w2＝w1+(d
cal
(2)/fs*vref-d
cal
(1)/fs*vref)/(d
cal
(1)/fs*vref-vcm)，其中fs为数字满摆幅，依次类推，其他电容的权重可以计算如下公式：wi＝w1+w2+
…
+w
i-1
+(d
cal
(i)/fs*vref-d
cal
(1)/fs*vref)/(d
cal
(1)/fs*vref-vcm)，i＝2,
…
,6，而cd的权重为wd＝(d
cal
(d)/fs*vref-vcm)/(d
cal
(d)/fs*vref-vcm)。s3，校准阶段，当流水线逐次逼近模数转换器正常工作时，输出的码值在数字误差校正逻辑中与实际权重相乘得到校正后的输出码值，完成电容失配校准。值得注意的时，本电容失配校准方法不仅局限于对第一级流水线中的电容失配进行校准，也可对第二级的电容权重失配进行校准，此时可认为第二级中的低位电容与第二级比较器、第二级sar逻辑构成理想的sar adc，并对高位电容的失配进行测量并计算实际权重，实现校准。进一步的，比较器和残差放大器的失调校准需要在电容失配校准之前完成，以消除失调电压对电容失配校准算法的影响。
86.以本实施例对级间增益失配的校准方法做详细描述：级间增益失配校准分为以下几个步骤：s1，在adc启动后进行一次前台校准，此时流水线逐次逼近模数转换器不进行工作，在采样相，第一级流水线的cdac被复位，在转换相，第一级比较器不进行工作，在转换相结束时，以方波代替随机信号通过随机信号注入电容cd进行注入。在残差放大阶段，残差放大器放大残差电压至第二级流水线，并由第二级流水线完成量化，利用lms算法实现前台校准。由于方波信号正负交替，两者量化结果相减即可消除失调电压造成的影响，因此级间增益失配校准与失调校准没有明确的先后要求。设定第二级流水线的第n个周期的量化值为d
gcal
(n)，第n+1个周期的量化值为d
gcal
(n+1)，d
gcal
(n)和d
gcal
(n+1)分别对应方波的两个不同电平。假定级间增益为设定值，级间冗余为1bit，则理论上，|d
gcal
(n+1)-d
gcal
(n)|/fs*vref＝0.5*wd*vref，其中wd为cd的实际权重。而实际上由于级间失配的原因，|d
gcal
(n+1)-d
gcal
(n)|/fs*vref≠0.5*wd*vref。根据上述等式，结合lms算法的原理，可以设定lms算法的误差函数error(n+1)＝|d
gcal
(n+1)-d
gcal
(n)|/fs*vref-0.5*wd*vref，而lms算法的目标函
数target(n+1)＝target(n)+μ*error(n+1)，并利用目标函数对残差放大器的增益进行调整，使lms系统形成负反馈，实现级间增益误差的前台校准。s2，后台校准阶段，在完成前台校准后，级间增益处于设计值，但由于在工作过程中工作环境的变化，级间增益会再次偏离设计值，因此需要进行级间增益失配的后台校准对级间增益实现即时检测。在流水线逐次逼近模数转换器正常工作过程中，在转换相结束时，随机信号通过随机信号注入电容cd注入残差电压，在放大相被放大至第二级流水线并被量化，第二级的量化结果为d
pncal
＝(v
res
+pd*wd)*g
act
+qn,其中v
res
为第一级残差电压，pd为随机注入信号，wd为cd的实际权重，qn为第二级量化误差，g
act
为级间增益误差，则可得e(d
pncal
*pd)＝e(v
res
*pd*g
act
)+e(wd*p
d2
*g
act
)+e(qn*pd)，由于随机注入信号与其他信号非相关，且e(pd)＝0，e(p
d2
)＝1，因此有e(d
pncal
*pd)＝wd*g
act
，所以，计算可得g
act
＝e(d
pncal
*pd)/wd。根据以上原理，经过大量的统计计算，即可得到后台工作过程中的实际级间增益，实现后台校准。
87.图5为本实施例所提出的流水线逐次逼近模数转换器校准系统的工作流程。根据校准流程，依次进行的是比较器失调校准、残差放大器失调校准、电容失配校准、级间增益失配校准，其中，比较器失调校准、残差放大器失调校准、电容失配校准均为前台校准。级间增益失配校准分为两部分，一部分为前台校准，一部分为后台校准，先进行级间增益失配的前台校准，后进行级间增益失配的后台校准。
88.图6为带1％标准差的电容失配和5％级间增益误差的未经校准的流水线逐次逼近模数转换器的输出频谱图，其信噪失真比(signal-to-noise-and-distortion-ratio,sndr)为58.7967db，无杂散动态范围(spurious free dynamic range,sfdr)为66.2168db，有效位数(effective number of bits,enob)为9.4745bit。
89.图7为带1％标准差的电容失配和5％级间增益误差的校准后的流水线逐次逼近模数转换器的输出频谱图，其sndr＝85.2753db，sfdr＝100.4294db，enob＝13.873bit，经过校准后，sndr上升了26.4784db，sfdr上升了34.2126db，enob上升了4.3985bit。
90.本发明能够对流水线逐次逼近模数转换器中的非理想因素进行校准。
91.本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统及其各个装置、模块、单元以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统及其各个装置、模块、单元以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同功能。所以，本发明提供的系统及其各项装置、模块、单元可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置、模块、单元也可以视为硬件部件内的结构；也可以将用于实现各种功能的装置、模块、单元视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
92.以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本技术的实施例和实施例中的特征可以任意相互组合。