PCB走线设计方法、PCB走线设计加工方法及PCB与流程

pcb走线设计方法、pcb走线设计加工方法及pcb
技术领域
1.本技术涉及服务器技术领域，特别是涉及一种pcb走线设计方法、pcb走线设计加工方法、pcb、pcb走线设计装置、pcb走线设计设备及计算机可读存储介质。


背景技术：

2.在服务器设计，尤其是在高速信号互连拓扑中，随着信号速率的增加、板卡密度的增大，印制电路板(printed circuit board，简称pcb)的叠层板厚越来越大。在高速系统链路中，布线空间有限，由此导致了pcb走线间严重的串扰问题，影响信号质量。
3.在现有的解决方案中，在高速互联架构中，在对高速信号进行布线时，由于表层信号串扰大于内层信号串扰，因此通常将高速信号走线布设在pcb内层，尽量避免表层走线。而在布设高速信号走线时，也要进行仿真确定高速信号线之间允许的最小线间距，并严格执行。
4.随着高速信号线的不断增多，越来越多的高速信号线被布设于pcb内层，导致pcb叠层层面不断增多，而pcb表面的布线空间被浪费，造成了资源浪费。同时随着信号速率的增加，最小允许线间距也不断增大，无疑增大了整体走线方案的面积成本，通过增加线间距的方式来解决高速信号串扰的问题变得不现实。
5.提供一种优化pcb空间利用情况的走线方案，在解决信号串扰问题的同时尽可能缩减面积成本，是本领域技术人员需要解决的技术问题。


技术实现要素：

6.本技术的目的是提供一种pcb走线设计方法、pcb走线设计加工方法、pcb、pcb走线设计装置、pcb走线设计设备及计算机可读存储介质，用于在解决信号串扰问题的同时尽可能缩减面积成本，优化pcb空间利用情况。
7.为解决上述技术问题，本技术提供一种pcb走线设计方法，包括：
8.获取初始pcb文件；
9.在所述初始pcb文件中确定设于pcb表层的串扰值超出串扰阈值的目标信号线的设计信息；
10.将所述目标信号线的设计信息更改为在所述pcb表层翻转设计，得到优化后的pcb文件。
11.可选的，将所述目标信号线在所述pcb表层翻转设计，具体包括：
12.在完成pcb内层基板与表层pp的压合后，按所述目标信号线的设计信息在另一基板上刻蚀表面铜箔；
13.将另一所述基板刻蚀后的铜箔面压合在所述表层pp表面后，去除另一所述基板的基板结构，以将所述目标信号线以翻转形式压合于所述表层pp表面。
14.可选的，在所述初始pcb文件中确定设于pcb表层的串扰值超出串扰阈值的目标信号线的设计信息，具体为：
15.通过对所述初始pcb文件中设于所述pcb表层的信号线进行仿真，以定位所述目标信号线并导出所述目标信号线的设计信息。
16.可选的，在所述初始pcb文件中确定设于pcb表层的串扰值超出串扰阈值的目标信号线的设计信息，具体包括：
17.根据所述初始pcb文件中设于所述pcb表层的走线设计信息和所述初始pcb文件的pcb板材参数，计算得到所述pcb表层的各信号线在工作时受到的串扰值；
18.根据所述各所述信号线对应的串扰值以及各所述信号线对应的所述串扰阈值，定位所述目标信号线，并导出所述目标信号线的设计信息。
19.可选的，还包括：
20.判断所述优化后的pcb文件是否存在串扰值超出串扰阈值的目标信号线；
21.如果是，则输出走线设计不合格的提示。
22.为解决上述技术问题，本技术还提供一种pcb走线设计加工方法，包括：
23.接收初始pcb文件；
24.若所述初始pcb文件中存在设于pcb表层的串扰值超出串扰阈值的目标信号线，则在完成对所述初始pcb文件中的内层加工后，将表层走线翻转压合于所述pcb表层。
25.可选的，所述在完成对所述初始pcb文件中的内层加工后，将表层走线翻转压合于所述pcb表层，具体包括：
26.在完成所述初始pcb文件中的pcb内层基板与表层pp的压合后，按所述目标信号线的设计信息在另一基板上刻蚀表面铜箔；
27.将另一所述基板刻蚀后的铜箔面压合在所述表层pp表面后，去除另一所述基板的基板结构，以将所述目标信号线以翻转形式压合于所述表层pp表面。
28.为解决上述技术问题，本技术还提供一种pcb，包括：刻蚀后的内层基板和表层pp，以及设于所述表层pp上的翻转制作的表层走线。
29.可选的，所述表层走线，具体通过在将所述刻蚀后的内层基板与所述表层pp压合后，在另一基板上刻蚀表面铜箔、并将另一所述基板的铜箔面压合在所述表层pp上后，去除另一所述基板的基板结构得到。
30.为解决上述技术问题，本技术还提供一种pcb走线设计装置，包括：
31.获取单元，用于获取初始pcb文件；
32.确定单元，用于在所述初始pcb文件中确定设于pcb表层的串扰值超出串扰阈值的目标信号线的设计信息；
33.优化单元，用于将所述目标信号线的设计信息更改为在所述pcb表层翻转设计，得到优化后的pcb文件。
34.为解决上述技术问题，本技术还提供一种pcb走线设计设备，包括：
35.存储器，用于存储计算机程序；
36.处理器，用于执行所述计算机程序，所述计算机程序被所述处理器执行时实现如上述任意一项所述pcb走线设计方法的步骤。
37.为解决上述技术问题，本技术还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任意一项所述pcb走线设计方法的步骤。
38.本技术所提供的pcb走线设计方法，通过在初始pcb文件中存在设于pcb表层的串扰值超出串扰阈值的目标信号线时，将该目标信号线的设计信息更改为在pcb表层翻转设计，得到优化后的pcb文件。由于翻转前的pcb表层走线的横截面为长边压合于内层结构上，在pcb表层走线覆盖绿油后，pcb表层是凹凸不平的，而若将pcb表层走线进行翻转设计，使得pcb表层走线呈倒梯形压合于内层结构上，可以使绿油覆盖得更为平整，从而相较于未翻转前增大了覆盖绿油后的表层走线的介电常数值，进而提高了表层走线间的容性耦合，在pcb表层走线的远端利用容性耦合抵消了相反方向的感性耦合，减小了对pcb表层走线串扰中最大的远端串扰，从而可以将高速信号线设计于板卡表面而无需增加板卡叠层，优化了板卡走线空间，同时增加了系统设计合理性。
39.本技术还提供一种pcb走线设计加工方法、pcb、pcb走线设计装置、pcb走线设计设备及计算机可读存储介质，具有上述有益效果，在此不再赘述。
附图说明
40.为了更清楚的说明本技术实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
41.图1为本技术实施例提供的一种pcb走线设计方法的流程图；
42.图2为pcb串扰现象示意图；
43.图3为pcb走线间耦合电流示意图；
44.图4为将pcb走线翻转前后的截面示意图；
45.图5为优化前后的pcb表层走线的串扰仿真结果；
46.图6为本技术实施例提供的一种pcb走线设计装置的结构示意图；
47.图7为本技术实施例提供的一种pcb走线设计设备的结构示意图。
具体实施方式
48.本技术的核心是提供一种pcb走线设计方法、pcb走线设计加工方法、pcb、pcb走线设计装置、pcb走线设计设备及计算机可读存储介质，用于在解决信号串扰问题的同时尽可能缩减面积成本，优化pcb空间利用情况。
49.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
50.实施例一
51.图1为本技术实施例提供的一种pcb走线设计方法的流程图；图2为pcb串扰现象示意图；图3为pcb走线间耦合电流示意图；图4为将pcb走线翻转前后的截面示意图；图5为优化前后的pcb表层走线的串扰仿真结果。
52.如图1所示，本技术实施例提供的pcb走线设计方法包括：
53.s101：获取初始pcb文件。
54.s102：在初始pcb文件中确定设于pcb表层的串扰值超出串扰阈值的目标信号线的设计信息。
55.s103：将目标信号线的设计信息更改为在pcb表层翻转设计，得到优化后的pcb文件。
56.当pcb走线间距较近，一条走线上传输信号时，会在邻近的走线上引起噪声，这种现象称为串扰，产生串扰影响的信号线为干扰信号线，被串扰影响的信号线为受害信号线。如图2所示，在干扰信号线产生一信号vi向远端传输时，在远端输出信号为vo，在传输过程中，对于靠近传输侧(称为近端)产生的串扰为近端串扰，记作v
next
，对于远离传输侧(称为远端)产生的串扰为远端串扰，记作v
fext
。通过仿真可以得知，通常多层pcb内层走线的串扰影响可以忽略不计，而表层串扰值影响较大，这对于在表层布设高速信号线产生限制，现有技术中通常将高速信号线布设于pcb内层。而如图2所示的，通过仿真结果，在表层串扰中，远端串扰的值较大，近端串扰小到可以忽略不计。
57.图3显示了两种耦合电流的产生、流动、近端串扰和远端串扰以及它们之间的关系。从图3可以看到，近端串扰与流向近端的容性耦合电流和感性耦合电流有关，远端串扰与流向远端的感性耦合电流与容性耦合电流之差有关。由于在板卡设计时通常将发送信号(tx)和接收信号(rx)设计于不同层，因此可以忽略近端串扰。而在远端串扰中，感性耦合电流通常会高于容性耦合电流，因此为了削弱pcb表层走线的远端串扰，可以通过增加容性耦合电流的方式抵消感性耦合电流。
58.本技术实施例提供的pcb走线设计方法可以应用于pcb设计方，基于编程实现自动执行。
59.在本技术实施例中，对于s101，首先获取工程师设计好的初始pcb文件，该初始pcb文件记载了目标pcb的叠层信息、走线设计等。
60.对于s102，根据初始pcb文件记载的设于pcb表层的信号线的设计信息，检查pcb表层是否存在串扰值超出串扰阈值的目标信号线。其中，串扰阈值可以与信号线的信号类型一一对应。如存在目标信号线，则导出目标信号线的设计信息(包括走线类型、走线位置等)待用；如果不存在目标信号线，则可以输出初始pcb文件设计合格的信息。
61.检验初始pcb文件中是否存在目标信号线，可以通过仿真验证，或通过初始pcb文件中表层走线的设计信息，查表计算得出。
62.则s102在初始pcb文件中确定设于pcb表层的串扰值超出串扰阈值的目标信号线的设计信息，具体可以为：通过对初始pcb文件中设于pcb表层的信号线进行仿真，以定位目标信号线并导出目标信号线的设计信息。具体地，根据初始pcb文件生成仿真文件，对设于pcb表层的信号线进行如图2所示的仿真，测得各信号线在邻近走线传输信号时受到的远端串扰值是否超出该信号线允许的串扰阈值，如果超出则确定该信号线为目标信号线。
63.或者，s102在初始pcb文件中确定设于pcb表层的串扰值超出串扰阈值的目标信号线的设计信息，具体可以包括：根据初始pcb文件中设于pcb表层的走线设计信息和初始pcb文件的pcb板材参数，计算得到pcb表层的各信号线在工作时受到的串扰值；根据各信号线对应的串扰值以及各信号线对应的串扰阈值，定位目标信号线，并导出目标信号线的设计信息。具体地，查表得到初始pcb文件所采用的pcb板材参数，计算得到如介电常数等影响pcb表层远端串扰的参数，结合初始pcb文件中设于pcb表层的走线设计信息，计算得到各信
号线在邻近走线传输信号时将会受到的远端串扰值，并判断远端串扰值是否超出该信号线允许的串扰阈值，如果超出则确定该信号线为目标信号线。
64.对于s103，当定位目标信号线后，将各目标信号线的设计信息更改为在pcb表层翻转设计后，得到优化后的pcb文件，作为送至pcb板厂进行生产的pcb文件。也可以直接通知pcb板厂，将pcb加工为表层走线翻转设计。
65.如图4所示，常规设计中，根据pcb板卡的设计人员提供的板卡资料，将板卡资料作为pcb板卡铜箔层面蚀刻的底片，将pcb各个内层走线进行曝光显影蚀刻，蚀刻后将各个内层芯板加上表层pp和铜箔进行压合，压合后再进行表层铜箔蚀刻，这样蚀刻后的表层铜箔呈正梯形，即表层走线的横截面呈正梯形，如图4左图。
66.而将pcb表层走线翻转设计后，在表层pp表面，表层走线的横截面呈倒梯形，如图4右图所示，此时pcb表面绿油可以覆盖得更为平整。
67.pcb走线覆盖绿油后，走线间容性耦合的电容公式为：c＝ε
·
a/h；其中，ε为自由空间介电常数和相对介电常数之和，a为走线间耦合长度(受串扰影响的长度)，h为。当pcb表面绿油覆盖得更为平整后，可以使介电常数ε比未翻转前的ε值更大，因此可增加容性耦合，抵消感性耦合，从而使得远端串扰降低。
68.图5为一例应用本技术实施例提供的pcb走线设计方法进行表层走线翻转设计前后的远端串扰仿真结果。根据图5可以看到，将pcb表面走线设计为翻转设计后，信号线受到的远端串扰值相较于正常走线减小了60mv，因此翻转表层走线可减小远端串扰。
69.本技术实施例提供的pcb走线设计方法，通过在初始pcb文件中存在设于pcb表层的串扰值超出串扰阈值的目标信号线时，将该目标信号线的设计信息更改为在pcb表层翻转设计，得到优化后的pcb文件。由于翻转前的pcb表层走线的横截面为长边压合于内层结构上，在pcb表层走线覆盖绿油后，pcb表层是凹凸不平的，而若将pcb表层走线进行翻转设计，使得pcb表层走线呈倒梯形压合于内层结构上，可以使绿油覆盖得更为平整，从而相较于未翻转前增大了覆盖绿油后的表层走线的介电常数值，进而提高了表层走线间的容性耦合，在pcb表层走线的远端利用容性耦合抵消了相反方向的感性耦合，减小了对pcb表层走线串扰中最大的远端串扰，从而可以将高速信号线设计于板卡表面而无需增加板卡叠层，优化了板卡走线空间，同时增加了系统设计合理性。
70.实施例二
71.在上述实施例的基础上，在本技术实施例提供的pcb走线设计方法中，s103中将目标信号线在pcb表层翻转设计，具体可以包括：
72.在完成pcb内层基板与表层pp的压合后，按目标信号线的设计信息在另一基板上刻蚀表面铜箔；
73.将另一基板刻蚀后的铜箔面压合在表层pp表面后，去除另一基板的基板结构，以将目标信号线以翻转形式压合于表层pp表面。
74.在具体实施中，本技术实施例提供一种可以将pcb表层走线翻转设计的方法。
75.在常规制作中，多层pcb是采用基板、pp材料交替排布的结构压合而成，在加工表层走线时，则是在表层pp材料上刻蚀表面铜箔。而在本技术实施例提供的pcb走线设计方法中，为将目标信号线设计为在pcb表层翻转设计，采用先在另一基板上刻蚀表面铜箔完成目标信号线的走线后，再将另一基板刻蚀后的铜箔面压合在表层pp的表面，再去除另一基板
的基板结构的方式，将目标信号线以翻转形式压合于表层pp表面，而后再在表层走线上覆盖绿油，可以使绿油覆盖得更为平整。
76.本技术实施例提供的pcb走线设计方法提供了一种简单易于实现的将表层信号线翻转设计于pcb表层的方法，可以pcb表层绿油覆盖的更加完整，增大pcb表层的介电常数，进而增加pcb表层走线的容性耦合电流，抵消远端串扰中的感性耦合电流，降低远端串扰。
77.实施例三
78.在上述实施例的基础上，本技术实施例提供的pcb走线设计方法还包括：
79.判断优化后的pcb文件是否存在串扰值超出串扰阈值的目标信号线；
80.如果是，则输出走线设计不合格的提示。
81.在具体实施中，可以根据优化后的pcb文件生成仿真文件，根据翻转后的表层走线的设计参数重新仿真得到pcb表层各信号线在邻近走线传输信号时受到的远端串扰值是否超出该信号线允许的串扰阈值，如果超出则确认即使通过翻转表层信号线的方式也无法使pcb走线设计满足串扰要求，则输出走线设计不合格的提示以告知pcb设计人员重新设计pcb走线布局。
82.或者，还可以利用根据优化后的pcb文件加工得到的pcb进行远端串扰的测试，以判断pcb表层各信号线在邻近走线传输信号时受到的远端串扰值是否超出该信号线允许的串扰阈值。
83.若优化后的pcb文件不再存在串扰值超出串扰阈值的目标信号线，则说明可以通过翻转表层走线的方式解决pcb表层走线远端串扰的问题，可以输出设计合格的提示。在此基础上，pcb设计人员可以进一步尝试缩小表层走线之间的间距，以寻求满足串扰设计规范的临界值，从而达到对pcb空间的最优利用率。
84.上文详述了pcb走线设计方法对应的各个实施例，在此基础上，本技术还公开了与上述方法对应的、pcb走线设计加工方法、pcb走线设计装置、pcb走线设计设备及计算机可读存储介质。
85.实施例四
86.本技术实施例提供的pcb走线设计加工方法，包括：
87.接收初始pcb文件；
88.若初始pcb文件中存在设于pcb表层的串扰值超出串扰阈值的目标信号线，则在完成对初始pcb文件中的内层加工后，将表层走线翻转压合于pcb表层。
89.在具体实施中，本技术实施例提供的pcb走线设计加工方法可以应用于pcb生产方，当接收到初始pcb文件后，可以通过仿真或预加工样本的方式来检验初始pcb文件生产得到的pcb的表层走线是否满足串扰要求，如果不满足，则在完成对初始pcb文件的内层加工后，再将pcb表层的串扰值超出串扰阈值的目标信号线或设于pcb表层的全部信号线均在pcb表层进行翻转设计，以通过pcb表层绿油覆盖的更加完整，增大pcb表层的介电常数，进而增加pcb表层走线的容性耦合电流，抵消远端串扰中的感性耦合电流的方式降低pcb表层走线的远端串扰。
90.进一步的，在完成对初始pcb文件中的内层加工后，将表层走线翻转压合于pcb表层，具体可以包括：
91.在完成初始pcb文件中的pcb内层基板与表层pp的压合后，按目标信号线的设计信
息在另一基板上刻蚀表面铜箔；
92.将另一基板刻蚀后的铜箔面压合在表层pp表面后，去除另一基板的基板结构，以将目标信号线以翻转形式压合于表层pp表面。
93.在将pcb表层走线翻转压合于pcb表层的具体方式的说明可以参见上述实施例，在此不再赘述。
94.实施例五
95.本技术实施例提供一种pcb，包括：刻蚀后的内层基板和表层pp，以及设于表层pp上的翻转制作的表层走线。
96.具体的，该pcb的表层走线，可以通过在将刻蚀后的内层基板与表层pp压合后，在另一基板上刻蚀表面铜箔、并将另一基板的铜箔面压合在表层pp上后，去除另一基板的基板结构得到。
97.由于pcb部分的实施例与pcb走线设计方法、pcb走线设计加工方法的实施例相互对应，因此pcb部分的实施例请参见上述实施例的描述，这里暂不赘述。
98.实施例六
99.图6为本技术实施例提供的一种pcb走线设计装置的结构示意图。
100.如图6所示，本技术实施例提供的pcb走线设计装置包括：
101.获取单元601，用于获取初始pcb文件；
102.确定单元602，用于在初始pcb文件中确定设于pcb表层的串扰值超出串扰阈值的目标信号线的设计信息；
103.优化单元603，用于将目标信号线的设计信息更改为在pcb表层翻转设计，得到优化后的pcb文件。
104.进一步的，优化单元603将目标信号线在pcb表层翻转设计，具体包括：
105.在完成pcb内层基板与表层pp的压合后，按目标信号线的设计信息在另一基板上刻蚀表面铜箔；
106.将另一基板刻蚀后的铜箔面压合在表层pp表面后，去除另一基板的基板结构，以将目标信号线以翻转形式压合于表层pp表面。
107.进一步的，确定单元602在初始pcb文件中确定设于pcb表层的串扰值超出串扰阈值的目标信号线的设计信息，具体为：
108.通过对初始pcb文件中设于pcb表层的信号线进行仿真，以定位目标信号线并导出目标信号线的设计信息。
109.进一步的，确定单元602在初始pcb文件中确定设于pcb表层的串扰值超出串扰阈值的目标信号线的设计信息，具体包括：
110.根据初始pcb文件中设于pcb表层的走线设计信息和初始pcb文件的pcb板材参数，计算得到pcb表层的各信号线在工作时受到的串扰值；
111.根据各信号线对应的串扰值以及各信号线对应的串扰阈值，定位目标信号线，并导出目标信号线的设计信息。
112.进一步的，本技术实施例提供的pcb走线设计装置还包括：
113.检验单元，用于判断优化后的pcb文件是否存在串扰值超出串扰阈值的目标信号线；如果是，则输出走线设计不合格的提示。
114.由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
115.实施例七
116.图7为本技术实施例提供的一种pcb走线设计设备的结构示意图。
117.如图7所示，本技术实施例提供的pcb走线设计设备包括：
118.存储器710，用于存储计算机程序711；
119.处理器720，用于执行计算机程序711，该计算机程序711被处理器720执行时实现如上述任意一项实施例所述pcb走线设计方法的步骤。
120.其中，处理器720可以包括一个或多个处理核心，比如3核心处理器、8核心处理器等。处理器720可以采用数字信号处理dsp(digital signal processing)、现场可编程门阵列fpga(field－programmable gate array)、可编程逻辑阵列pla(programmable logic array)中的至少一种硬件形式来实现。处理器720也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器cpu(central processing unit)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器720可以集成有图像处理器gpu(graphics processing unit)，gpu用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器720还可以包括人工智能ai(artificial intelligence)处理器，该ai处理器用于处理有关机器学习的计算操作。
121.存储器710可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器710还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器710至少用于存储以下计算机程序711，其中，该计算机程序711被处理器720加载并执行之后，能够实现前述任一实施例公开的pcb走线设计方法中的相关步骤。另外，存储器710所存储的资源还可以包括操作系统712和数据713等，存储方式可以是短暂存储或者永久存储。其中，操作系统712可以为windows。数据713可以包括但不限于上述方法所涉及到的数据。
122.在一些实施例中，pcb走线设计设备还可包括有显示屏730、电源740、通信接口750、输入输出接口760、传感器770以及通信总线780。
123.本领域技术人员可以理解，图7中示出的结构并不构成对pcb走线设计设备的限定，可以包括比图示更多或更少的组件。
124.本技术实施例提供的pcb走线设计设备，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如上所述的pcb走线设计方法，效果同上。
125.实施例八
126.需要说明的是，以上所描述的装置、设备实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全
部模块来实现本实施例方案的目的。
127.另外，在本技术各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
128.集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本技术各个实施例所述方法的全部或部分步骤。
129.为此，本技术实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如pcb走线设计方法的步骤。
130.该计算机可读存储介质可以包括：u盘、移动硬盘、只读存储器rom(read-only memory)、随机存取存储器ram(random access memory)、磁碟或者光盘等各种可以存储程序代码的介质。
131.本实施例中提供的计算机可读存储介质所包含的计算机程序能够在被处理器执行时实现如上所述的pcb走线设计方法的步骤，效果同上。
132.以上对本技术所提供的一种pcb走线设计方法、pcb走线设计加工方法、pcb、pcb走线设计装置、pcb走线设计设备及计算机可读存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的pcb走线设计加工方法、pcb、pcb走线设计装置、pcb走线设计设备及计算机可读存储介质而言，由于其与实施例公开的pcb走线设计方法相对应，所以描述的比较简单，相关之处参见pcb走线设计方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本技术原理的前提下，还可以对本技术进行若干改进和修饰，这些改进和修饰也落入本技术权利要求的保护范围内。
133.还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。